

---

# EM88F758N

8位  
微控制器

## 产品规格书

版本 1.5

义隆电子股份有限公司.

2018.8

---



## 商标告知:

IBM 为一个注册商标, PS/2 是 IBM 的商标之一。

Windows 是微软公司的商标。

ELAN 和 ELAN 标志  是义隆电子股份有限公司的商标。

版权所有 © 2017 义隆电子股份有限公司

所有权利保留

台湾印制

本规格书内容如有变动恕不另作通知。关于该规格书的准确性、适当性或者完整性, 义隆电子股份有限公司不承担任何责任。义隆电子股份有限公司不承诺对本规格书之内容及信息有更新及校正之义务。本规格书的内容及信息将为符合确认之指示而变更。

在任何情况下, 义隆电子股份有限公司对本规格书中的信息或内容的错误、遗漏, 或者其它不准确性不承担任何责任。由于使用本规格书中的信息或内容而导致的直接, 间接, 特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责。

本规格书中提到的软件(如果有), 都是依据授权或保密合约所合法提供的, 并且只能在这些合约的许可条件下使用或者复制。

义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具, 装置或者系统。义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用。

未经义隆电子股份有限公司书面同意, 任何个人或公司不得以任何形式或方式对本规格书的内容之任一部分进行复制或传输。



## 义隆电子股份有限公司

### 总公司:

地址: 台湾新竹科学园区创  
新一路 12 号  
电话: +886 3 563-9977  
传真: +886 3 563-9966  
[webmaster@emc.com.tw](mailto:webmaster@emc.com.tw)  
<http://www.emc.com.tw>

### 香港分公司:

义隆电子(香港)有限公司  
九龙观塘巧明街 95 号世达中心 19  
楼 A 室  
电话: +852 2723-3376  
传真: +852 2723-7780

### USA:

Elan Information  
Technology Group (U. S. A.)  
PO Box 601  
Cupertino, CA 95015  
U. S. A.  
Tel: +1 408 366-8225  
Fax: +1 408 366-8225

### 深圳分公司:

义隆电子(深圳)有限公司  
地址: 深圳市高新技术产业园南区高  
新南六道迈科龙大厦 8A  
邮编: 518057  
电话: +86 755 2601-0565  
传真: +86 755 2601-0500  
[elan-sz@elaninc.com.cn](mailto:elan-sz@elaninc.com.cn)

### 上海分公司:

义隆电子(上海)有限公司  
地址: 上海市浦东新区张江高  
科技园区碧波路 5 号科苑大楼  
6F  
邮编: 201204  
电话: +86 21 5080-3866  
传真: +86 21 5080-0273

[elan-sh@elaninc.com.cn](mailto:elan-sh@elaninc.com.cn)

# 目录

1	综述 .....	1
2	特性 .....	2
2.1	选用表 .....	3
3	引脚分配 .....	4
4	引脚描述 .....	8
5	功能框图 .....	12
6	功能描述 .....	13
6.1	操作寄存器 .....	13
6.1.1	R0: IAR (间接寻址寄存器) .....	13
6.1.2	R1: BSR (库选择控制寄存器) .....	13
6.1.3	R2: PCL (程序计数器低) .....	13
6.1.4	R3: SR (状态寄存器) .....	19
6.1.5	R4: RSR (RAM 选择寄存器) .....	20
6.1.6	Bank 0 R5 ~ RA (端口 5 ~ 端口 A) .....	20
6.1.7	Bank 0 RB IOCR5 (I/O 端口 5 控制寄存器) .....	20
6.1.8	Bank 0 RC IOCR6 (I/O 端口 6 控制寄存器) .....	20
6.1.9	Bank 0 RD IOCR7 (I/O 端口 7 控制寄存器) .....	20
6.1.10	Bank 0 RE: OMCR (操作模式控制寄存器) .....	20
6.1.11	Bank 0 RF: EIESCR (外部中断边沿选择控制寄存器) .....	23
6.1.12	Bank 0 R10: WUCR1 (唤醒控制寄存器 1) .....	23
6.1.13	Bank 0 R11: WUCR2 (唤醒控制寄存器 2) .....	24
6.1.14	Bank 0 R12: WUCR3 (唤醒控制寄存器 3) .....	25
6.1.15	Bank 0 R13: (保留) .....	25
6.1.16	Bank 0 R14: SFR1 (状态标志寄存器 1) .....	25
6.1.17	Bank 0 R15: SFR2 (状态标志寄存器 2) .....	26
6.1.18	Bank 0 R16: SFR3 (状态标志寄存器 3) .....	26
6.1.19	Bank 0 R17: SFR4 (状态标志寄存器 4) .....	27
6.1.20	Bank 0 R18: (保留) .....	27
6.1.21	Bank 0 R19: SFR6 (状态标志寄存器 6) .....	28
6.1.22	Bank 0 R1A: (保留) .....	28
6.1.23	Bank 0 R1B: IMR1 (中断屏蔽寄存器 1) .....	28
6.1.24	Bank 0 R1C: IMR2 (中断屏蔽寄存器 2) .....	29
6.1.25	Bank 0 R1D: IMR3 (中断屏蔽寄存器 3) .....	30
6.1.26	Bank 0 R1E: IMR4 (中断屏蔽寄存器 4) .....	30
6.1.27	Bank 0 R1F: (保留) .....	31

6.1.28	Bank 0 R20: IMR6 (中断屏蔽寄存器 6)	32
6.1.29	Bank 0 R21: WDTCSR (看门狗定时器控制寄存器)	32
6.1.30	Bank 0 R22: TCCCR (TCC 控制寄存器)	33
6.1.31	Bank 0 R23: TCCD (TCC 数据寄存器)	34
6.1.32	Bank 0 R24: TC1CR1 (定时器/计数器 1 控制寄存器 1)	34
6.1.33	Bank 0 R25: TC1CR2 (定时器/计数器 1 控制寄存器 2)	35
6.1.34	Bank 0 R26: TC1DA (定时器/计数器 1 数据缓冲器 A)	37
6.1.35	Bank 0 R27: TC1DB (定时器/计数器 1 数据缓冲器 B)	37
6.1.36	Bank 0 R28: TC2CR1 (定时器/计数器 2 控制寄存器 1)	37
6.1.37	Bank 0 R29: TC2CR2 (定时器/计数器 2 控制寄存器 2)	38
6.1.38	Bank 0 R2A: TC2DA (定时器/计数器 2 数据缓冲器 A)	39
6.1.39	Bank 0 R2B: TC2DB (定时器/计数器 2 数据缓冲器 B)	39
6.1.40	Bank 0 R2C: TC3CR1 (定时器/计数器 3 控制寄存器 1)	40
6.1.41	Bank 0 R2D: TC3CR2 (定时器/计数器 3 控制寄存器 2)	41
6.1.42	Bank 0 R2E: TC3DA (定时器/计数器 3 数据缓冲器 A)	42
6.1.43	Bank 0 R2F: TC3DB (定时器/计数器 3 数据缓冲器 B)	42
6.1.44	Bank 0 R30: I2CCR1 (I2C 状态和控制寄存器 1)	42
6.1.45	Bank 0 R31: I2CCR2 (I2C 状态和控制寄存器 2)	43
6.1.46	Bank 0 R32: I2CSA (I2C 从地址寄存器)	44
6.1.47	Bank 0 R33: I2CDB (I2C 数据缓冲寄存器)	45
6.1.48	Bank 0 R34: I2CDAL (I2C 设备地址寄存器)	45
6.1.49	Bank 0 R35: I2CDAH (I2C 设备地址寄存器)	45
6.1.50	Bank 0 R36: SPICR (SPI 控制寄存器)	45
6.1.51	Bank 0 R37: SPIS (SPI 状态寄存器)	46
6.1.52	Bank 0 R38: SPIR (SPI 读取缓冲寄存器)	47
6.1.53	Bank 0 R39: SPIW (SPI 写入缓冲寄存器)	47
6.1.54	Bank 0 R3A ~ R3D: (保留)	47
6.1.55	Bank 0 R3E: ADCR1 (ADC 控制寄存器 1)	48
6.1.56	Bank 0 R3F: ADCR2 (ADC 控制寄存器 2)	49
6.1.57	Bank 0 R40: ADISR (模数转换器输入通道选择寄存器)	50
6.1.58	Bank 0 R41: ADER1 (模数转换器输入控制寄存器 1)	51
6.1.59	Bank 0 R42: (保留)	51
6.1.60	Bank 0 R43: ADDL (模数转换器数据低字节)	52
6.1.61	Bank 0 R44: ADDH (模数转换器数据高字节)	52
6.1.62	Bank 0 R45: ADCVL (模数转换器比较低字节)	52
6.1.63	Bank 0 R46: ADCVH (模数转换器比较高字节)	52
6.1.64	Bank 0 R47 ~ R4F (保留)	53
6.1.65	Bank 1 R5: IOCR8 (I/O 端口 8 控制寄存器)	53
6.1.66	Bank 1 R6: IOCR9 (I/O 端口 9 控制寄存器)	53
6.1.67	Bank 1 R7: IOCRA (IO 端口 A 控制寄存器)	53
6.1.68	Bank 1 R8: P5PHCR (端口 5 上拉控制寄存器)	53
6.1.69	Bank 1 R9: P6PHCR (端口 6 上拉控制寄存器)	54

6.1.70	Bank 1 RA: P789APHCR (端口 7~A 上拉控制寄存器)	54
6.1.71	Bank 1 RB: P5PLCR (端口 5 下拉控制寄存器)	55
6.1.72	Bank 1 RC: P6PLCR (端口 6 下拉控制寄存器)	55
6.1.73	Bank 1 RD: P789APLCR (端口 7~A 下拉控制寄存器)	56
6.1.74	Bank 1 RE: P5HDSCR (端口 5 高驱动/灌电流控制寄存器)	56
6.1.75	Bank 1 RF: P6HDSCR (端口 6 高驱动/灌电流控制寄存器)	56
6.1.76	Bank 1 R10: P789AHDSCR (端口 7~A 高驱动/灌电流控制寄存器)	57
6.1.77	Bank 1 R11: P5ODCR (端口 5 漏极开路控制寄存器)	57
6.1.78	Bank 1 R12: P6ODCR (端口 6 漏极开路控制寄存器)	57
6.1.79	Bank 1 R13: P789AODCR (端口 7~A 漏极开路控制寄存器)	58
6.1.80	Bank 1 R14: DeadTCR (死区时间控制寄存器)	58
6.1.81	Bank 1 R15: DeadTR (死区时间寄存器)	59
6.1.82	Bank 1 R16: PWMSCR (PWM 源时钟控制寄存器)	59
6.1.83	Bank 1 R17: PWMACR (PWMA 控制寄存器)	60
6.1.84	Bank 1 R18: PRDAL (PWMA 周期的低字节)	61
6.1.85	Bank 1 R19: PRDAH (PWMA 周期的高字节)	61
6.1.86	Bank 1 R1A: DTAL (PMWA 占空比的低字节)	61
6.1.87	Bank 1 R1B: DTAH (PMWA 占空比的高字节)	62
6.1.88	Bank 1 R1C: TMRAL (定时器 A 的低字节)	62
6.1.89	Bank 1 R1D: TMRAH (定时器 A 的高字节)	62
6.1.90	Bank 1 R1E: PWMBCR (PWMB 控制寄存器)	62
6.1.91	Bank 1 R1F: PRDBL (PWMB 周期的低字节)	63
6.1.92	Bank 1 R20: PRDBH (PWMB 周期的高字节)	63
6.1.93	Bank 1 R21: DTBL (PMWB 占空比的低字节)	64
6.1.94	Bank 1 R22: DTBH (PMWB 占空比的高字节)	64
6.1.95	Bank 1 R23: TMRBL (定时器 B 的低字节)	64
6.1.96	Bank 1 R24: TMRBH (定时器 B 的高字节)	64
6.1.97	Bank 1 R25 ~ R39: (保留)	64
6.1.98	Bank 1 R40: WCR and EECR1 (监视定时器和 EEPROM 控制寄存器 1)	65
6.1.99	Bank 1 R41: EECR2 (EEPROM 控制寄存器 2)	65
6.1.100	Bank 1 R42: EERA (EEPROM 地址)	66
6.1.101	Bank 1 R43: EERD (EEPROM 数据)	66
6.1.102	Bank 1 R44: FLKR (表写入使用的闪存密钥寄存器)	66
6.1.103	Bank 1 R45: TBPTL (表点低寄存器)	66
6.1.104	Bank 1 R46: TBPTH (表点高位寄存器)	67
6.1.105	Bank 1 R47: STKMON (堆栈点)	67
6.1.106	Bank 1 R48: PCH (程序计数器高)	67
6.1.107	Bank 1 R49: LVDCR (低压检测控制寄存器)	68
6.1.108	Bank 1 R4D TBWCR (表写控制寄存器)	68
6.1.109	Bank 1 R4E: TBWAL (表写入起始地址低字节)	69
6.1.110	Bank 1 R4F: TBWAH (表写入起始地址高字节)	69

6.1.133	Bank 2 R5~R46: (保留)	70
6.1.134	Bank 2 R47 LOCKPR (锁定页码寄存器)	70
6.1.135	Bank 2 R48 LOCKCR (锁定控制寄存器)	70
6.1.136	R50~R7F, Banks 0~3 R80~RFF	70
6.2	TCC/WDT 和 预分频器	71
6.3	I/O 端口	71
6.4	复位和唤醒	76
6.4.1	复位	76
6.4.2	状态寄存器的 RST, T 和 P 的状态	80
6.5	中断	98
6.6	A/D 转换器	100
6.6.1	ADC 数据寄存器	101
6.6.2	A/D 采样时间	101
6.6.3	A/D 转换时间	102
6.6.4	休眠模式期间的 ADC 操作	102
6.6.5	编程过程/注意事项	103
6.6.6	检测内部 VDD 的编程过程	103
6.7	定时器	105
6.7.1	定时器/计数器模式	106
6.7.2	窗口模式	107
6.7.3	捕捉模式	108
6.7.4	可编程分频器输出模式和脉冲宽度调制模式	109
6.7.5	PDO	109
6.7.6	PWM	110
6.7.7	蜂鸣器模式	110
6.8	PWM	111
6.8.1	综述	112
6.8.2	递增计时器计数器(TMRX: TMRAH/TMRAL, TMRBH/TMRBL)	114
6.8.3	递增定时器计数器(PRDx: PRDAL/H, PRDBL/H)	114
6.8.4	PWM 占空比周期 (DTX: DTAH/DTAL or DTBH/DTBL)	115
6.8.5	双 PWM 功能	115
6.9	SPI (串行外设接口)	117
6.9.1	概述和功能	117
6.9.2	SPI 功能描述	119
6.9.3	SPI 信号和引脚说明	121
6.9.4	SPI 模式时序	122
6.10	I2C 功能	124
6.10.1	7 位从地址	126
6.10.2	10 位从地址:	127
6.10.3	主模式	130
6.10.4	从模式	130

6.11	增强保护 .....	131
6.11.1	增强保护编程 .....	131
6.12	在应用程序编程中 .....	132
6.12.1	在应用程序编程中 .....	132
6.13	振荡器 .....	133
6.13.1	振荡器模式 .....	133
6.13.2	晶体振荡器/陶瓷谐振器(XTAL) .....	134
6.13.3	内部 RC 振荡器模式 .....	135
6.14	上电注意事项 .....	137
6.15	外部上电复位电路 .....	137
6.16	残留电压保护 .....	137
6.17	代码选项 .....	139
6.17.1	代码选项寄存器(Word 0) .....	139
6.17.2	代码选项寄存器(Word 1) .....	140
6.17.3	代码选项寄存器(Word 2) .....	142
6.17.4	代码选项寄存器(Word 3) .....	143
6.18	指令集 .....	144
<b>7</b>	<b>绝对最大额定值 .....</b>	<b>148</b>
<b>8</b>	<b>DC 电气特性 .....</b>	<b>148</b>
<b>9</b>	<b>AC 电气特性 .....</b>	<b>152</b>

## 附录

<b>A</b>	<b>编码和制造信息 .....</b>	<b>153</b>
<b>B</b>	<b>封装类型 .....</b>	<b>155</b>
<b>C</b>	<b>封装信息 .....</b>	<b>156</b>
C.1	EM88F758NL44 .....	156
C.2	EM88F758NQN40 .....	157
C.3	EM88F758NSO28 .....	158
C.4	EM88F758NSS28 .....	159
C.5	EM88F758NK28 .....	160
C.6	EM88F758NSO20 .....	161
<b>D</b>	<b>质量保证和可靠性 .....</b>	<b>162</b>
D.1	地址陷阱检测 .....	162
<b>E</b>	<b>EM88F758N 程序引脚列表 .....</b>	<b>163</b>

## 规格书修订历史

版本	修订描述	日期
1.0	最初发布版本	2015/12/09
1.1	添加了用户应用说明 添加了关于 ADC 时钟频率选择的注意事项 修改了中断描述 修改了封装类型 修改了指令描述 修改 了振荡特性 修改了描述的时钟速率选择 修改了 PRDAL, PRDBL 注意事项描述 修改了 ADC 控制寄存器列表 修改了图 6-16 修改了图 6-18 修改了表 14 修改附录 A“编码和制造信息” 修改了附录 B. 修改了附录 C.	2016/03/25
1.2	修改了图 3-1 修改了章节 6.1.3 描述 修改了章节 6.1.58 Bit 7 描述 修改了章节 6.1.104 描述 修改了章节 6.1.109 描述 修改了章节 6.1.110 描述 修改了章节 6.2 描述 修改了章节 6.3 描述 修改了表 4 Bank 0 R0 描述 修改了表 4 Bank 0 RE 描述 修改了表 4 Bank 0 R31 描述 修改了章节 6.5 描述 修改了章节 6.7 描述 修改了图 6-16 修改了章节 6.11.1 描述 修改了章节 6.12 描述 修改了章节 7 描述 修改了章节 8 EEPROM 特性 修改了章节 8 Flash 特性 修改了章节 8 ADC 特性 删除 LVR2 / LVR3 功能 (特征, 特征) 在应用程序编程中添加第 6.13 章	2016//10/14
1.3	删除 LVR 功能 (功能, 特征) 增加了 VREF 特征 增加了 1/2 VDD 特性	2017/10/15

版本	修订描述	日期
	增加了 IRCE 最大值 修改了 PRDBL 描述 删除了触摸键功能 更新了引脚分配和图 3-1~图 3-4	
1.4	删除了 Opion-0 Bit8 , Bit7 描述 修改了振荡特性 修改了 6.4.1 和 6.4.2 描述 (删除 LVR 功能)	2017/12/15
1.5	增加了 EM88F758NASO28	2018/10/24

---

## 用户应用说明

(在使用此芯片之前, 请先查看以下说明, 其中包含重要信息。)

1. 我们强烈建议您在VDD和VSS之间放置外部100nF MLCC。而MLCC尽可能靠近IC。
2. 死区时间寄存器中的值必须小于占空比寄存器中的值, 以防止两个PWM输出出现意外行为。
3. 如果P50, P51作为外部中断, 上拉(下拉)功能将自动禁止, 相应的控制位无效。
4. 在ADC转换期间, 不要执行输出指令以保持所有引脚的精度。为了获得准确的值, 必须避免在AD转换期间I / O引脚上的任何数据转换。



## 1 综述

EM88F758N 是一款 8 位微处理器，采用低功耗，高速 CMOS 技术设计和开发。它具有片内 8K×16 位电子闪存和 256×8 位系统可编程 EEPROM。

调试功能内置于 EM88F758N 芯片中。用户可以从 JTAG 端口读取程序代码，并监视计算机上的片上寄存器状态，存储器和程序跟踪日志。

使用 OCDS，用户可以为多种 ELAN 闪存类型 IC 开发程序。

## 2 特性

- CPU 配置
  - 8K×16位闪存
  - (48 + 512) 字节通用寄存器
  - 256字节的系统内可编程EEPROM
  - 超过10年的数据保留
  - 16级堆栈用于子程序嵌套
  - 5V/ 4MHz时小于1.5 mA
  - 通常为15μA, 3V / 16kHz
  - 通常为22 μA, t 3V/32kHz
  - 休眠模式下, 通常为1 μA
  - 电平电压复位: BOR: 1.65V, 1.5V (POR)
  - 1套4个可编程电平电压检测器
- LVD: 4.5V, 4.0V, 3.3V, 2.2V
- I/O端口配置
  - 6个双向I / O端口: P5~P9, PA
  - 4个可编程引脚更改唤醒端口: P5~P8
  - 6个可编程下拉I / O端口: P5~P9, PA
  - 6个可编程上拉I / O端口: P5~P9, PA
  - 6个可编程漏极开路I / O端口: P5~P9, PA
  - 6个可编程高灌/驱动I / O端口: P5~P9, PA
- 工作电压范围:
  - 2.0V~5.5V at -40°C~85°C (工)
  - 1.8V~5.5V at 0°C~85°C (商)
- 工作频率范围 (基于两个时钟):

### 主振荡器:

- 晶振模式:
  - DC ~ 20 MHz at 4.5V~5.5V
  - DC ~ 16 MHz at 3.5V~5.5V
  - DC ~ 8 MHz at 2.0V~5.5V
  - DC ~ 4 MHz at 1.8V~5.5V
- IRC 模式:
  - DC ~ 20 MHz at 4.5V~5.5V
  - DC ~ 16 MHz at 3.5V~5.5V
  - DC ~ 8 MHz at 2.0V~5.5V
  - DC ~ 4 MHz at 1.8V~5.5V

内部 RC 频率	漂移率			
	温度 (-40°C~+85°C)	电压 (1.8V~5.5V)	制成	总计
1 MHz	±2%	±1%	±1%	±4%
4 MHz	±2%	±1%	±1%	±4%
6 MHz	±2%	±1%	±1%	±4%
8 MHz	±2%	±1%	±1%	±4%
12 MHz	±2%	±1%	±1%	±4%
16 MHz	±2%	±1%	±1%	±4%
20 MHz	±2%	±1%	±1%	±4%

### 副振荡器:

- IRC 模式: 16k/128kHz
- 晶振模式: 32.768kHz

- 外围配置
  - 带选择信号的8位实时时钟/计数器 (TCC)
  - 源, 触发边沿和溢出中断
  - 与定时器A和B共享10位分辨率的双脉冲宽度调制 (PWMA, PWMB)
  - 三个8位定时器 (TC1 / TC2 / TC3), 具有七种模式: 定时器/计数器/捕捉/窗/蜂鸣器/ PWM/ PDO (可编程分频器输出) 模式.  
TC1 + TC2可以级联为一个16位计数器/定时器
  - 具有12位分辨率的8 + 1通道模数转换器  
其中一个通道是1/2 VDD电源检测
  - 串行发送器/接收器接口 (SPI): 3线同步通信
  - I2C功能, 具有7/10位地址和8位数据发送/接收模式
  - 掉电 (休眠) 模式
- 18个可用中断: (3个外部, 15个内部)
  - 监视定时器中断
  - 外部中断: EINT0, EINT1
  - TCC溢出中断
  - TC1, TC2, TC3溢出中断
  - 输入端口状态改变了中断
  - ADC完成中断
  - PWMA, PWMB周期/占空比匹配完成
  - I2C传输/接收/停止中断
  - SPI 中断
  - LVD 中断
  - 系统保持中断
- 单指令周期命令
- 晶体模式下的五种振荡范围

晶体范围	振荡模式
20 MHz ~ 12 MHz	HXT1
12 MHz ~ 6 MHz	HXT2
6 MHz ~ 1 MHz	XT
1 MHz ~ 100kHz	LXT1
32.768kHz	LXT2

- 可编程自由运行的看门狗定时器
  - 看门狗定时器: 16.5ms±5%, VDD = 5V, 温度为25°C, 温度范围为±5% (-40°C~ +85°C)
  - 看门狗定时器: 16.5ms ± 5% with VDD = 3V at 25°C, 温度范围 ± 5% (-40°C~+85°C)
  - 每个指令周期两个时钟
  - 封装类型:
    - 44-pin LQFP : 10\*10\*1.4mm EM88F758NL44
    - 40-pin QFN : 5\*5\*0.8mm EM88F758NQN40
    - 28-pin SOP : 300mil EM88F758NSO28
    - 28-pin SOP : 300mil EM88F758NASO28
    - 28-pin SSOP : 209mil EM88F758NSS28
    - 28-pin SKDIP : 300mil EM88F758NK28
    - 20-pin SOP : 300mil EM88F758NSO20

注意: 这些都是不含有害物质的绿色产品。

## 2.1 选用表

特征		EM88F758N	EM88F758N	EM88F758N	EM88F758N	EM88F758N
封装类型		LQFP-44	QFN-40	SSOP-28 SOP-28 SKDIP-28	ASOP-28	SOP-20
工作电压(V)		1.8~5.5 <sup>(1)</sup>	1.8~5.5 <sup>(1)</sup>	1.8~5.5 <sup>(1)</sup>	1.8~5.5 <sup>(1)</sup>	1.8~5.5 <sup>(1)</sup>
工作速度	振荡器速度(MHz)	20	20	20	20	20
	指令周期(ns)	100	100	100	100	100
片上闪存(16位字)		8K	8K	8K	8K	8K
片上SRAM(8位字节)		560	560	560	560	560
EEPROM(8位字节)		256	256	256	256	256
看门狗定时器		Yes	Yes	Yes	Yes	Yes
RTC(监控时间)		Yes	Yes	Yes	Yes	Yes
PWM 输出	分辨率	10	10	10	10	10
	PWM 定时器	2	2	2	2	2
	PWM 输出	4	4	4	4	4
	补码	Yes	Yes	Yes	Yes	Yes
	死区时间	Yes	Yes	Yes	Yes	Yes
12-bit ADC	kSPS	100	100	100	100	100
	功率检波	½ VDD	½ VDD	½ VDD	½ VDD	½ VDD
	通道	8	8	8	8	8
	采样和保持	1	1	1	1	1
TCC		8 bits*1	8 bits*1	8 bits*1	8 bits*1	8 bits*1
TC1	定时器/计数器/捕捉窗口/ PWM/ PDO	8 bits*1	8 bits*1	8 bits*1	8 bits*1	8 bits*1
TC2		8 bits*1	8 bits*1	8 bits*1	8 bits*1	8 bits*1
TC3		8 bits*1	8 bits*1	8 bits*1	8 bits*1	8 bits*1
外部中断		2	2	2	2	2
串行外设接口(SPI)		1	1	X	1	X
内部集成电路(I2C)		1	1	1	1	1
I/O 引脚(共享)	GPIO	42	38	26	26	18
	直接 LED 驱动器引脚	42	38	26	26	18
	直接 LED 驱动器电流(典型值)	90mA <sup>(2)</sup>	90mA <sup>(2)</sup>	90mA <sup>(2)</sup>	90mA <sup>(2)</sup>	90mA <sup>(2)</sup>
温度.	-40°C ~ 85°C	Yes <sup>(3)</sup>	Yes <sup>(3)</sup>	Yes <sup>(3)</sup>	Yes <sup>(3)</sup>	Yes <sup>(3)</sup>

<sup>(1)</sup> 当 BOR 禁用时, EM88F758N 可以工作在 1.8V, 8MHz (理论, 未测试)。

<sup>(2)</sup> 高灌电流使能和输出为 GND + 1.5V

<sup>(3)</sup> 工作电压 2.0V~5.5V -40°C~85°C (工业用)

表 2-1 EM88F758N 选用表

### 3 引脚分配




图 3-1 EM88F758N LQFP-44 引脚分配




图 3-2 EM88F758N QFN-40 引脚分配




图 3-3 EM88F758N SOP/SSOP/SKDIP-28 引脚分配




图 3-4 EM88F758N ASOP-28 引脚分配




图 3-5 EM88F758N SOP-20 引脚分配

## 4 引脚描述

名称	功能	输入类型	输出类型	描述
VDD	VDD	电源	-	电源
VSS	VSS	电源	-	接地
P50/ADC0/INT0	P50	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	ADC0	AN	-	ADC 输入 0
	INT0	ST	-	外部中断 0
P51/ADC1/INT1	P51	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	ADC1	AN	-	ADC 输入 1
	INT1	ST	-	外部中断 1
P52/ADC2/TCC	P52	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	ADC2	AN	-	ADC 输入 2
	TCC	ST	-	实时时钟/计数器时钟输入
P53/ADC3	P53	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	ADC3	AN	-	ADC 输入 3
P54/ADC4	P54	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	ADC4	AN	-	ADC 输入 4
P55/ADC5	P55	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	ADC5	AN	-	ADC 输入 5
P56/PWMA/ADC6	P56	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	PWMA	-	CMOS	PWMA 输出
	ADC6	AN	-	ADC 输入 6

名称	功能	输入类型	输出类型	描述
P57/PWMB/ADC7	P57	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	PWMB	-	CMOS	PWMB 输出
	ADC7	AN	-	ADC 输入 7
P60/TC3/VREF	P60	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	TC3	ST	CMOS	8 位定时器/计数器 3
	VREF	AN	-	ADC 的参考电压
P61/ /PWMA	P61	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	/PWMA	-	CMOS	/PWMA 输出
P62/SDA0/ /PWMB	P62	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	SDA0	ST	CMOS	I2C 串行数据线。它是漏极开路的
	/PWMB	-	CMOS	/PWMB 输出
P63/2W_SDA	P63	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	2W_SDA	ST	CMOS	片上调试系统数据引脚
P64/2W_SCL	P64	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	2W_SCL	ST	CMOS	片上调试系统时钟引脚
P65	P65	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P66	P66	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P67/ /SS	P67	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	/SS	ST	-	SPI 从机选择引脚
P70	P70	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P71	P71	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P72	P72	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P73	P73	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能

名称	功能	输入类型	输出类型	描述
P74	P74	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P75	P75	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P76	P76	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P77	P77	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
P80/RCOUT/OSCI	P80	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路和引脚更换唤醒功能
	RCOUT	-	CMOS	外部 RC 振荡器的时钟输出（漏极开路）
	OSCI	XTAL	-	晶体/谐振器振荡器的时钟输入
P81/OSCO	P81	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	OSCO	-	XTAL	晶体/谐振器振荡器的时钟输入
P82/RESET/SCL0	P82	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	RESET	ST	-	
	SCL0	ST	CMOS	I2C 串行时钟线，它是漏极开路的
P83/TC2/SCL1/XIN	P83	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	TC2	ST	CMOS	8 位定时器/计数器 2
	SCL1	ST	CMOS	I2C 串行时钟线，它是漏极开路的
	XIN	XTAL	-	晶体/谐振器振荡器的时钟输入
P84/TC1/SDA1/XOUT	P84	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	TC1	ST	CMOS	8 位定时器/计数器 1
	SDA1	ST	CMOS	I2C 串行数据线。它是漏极开路的
	XOUT	-	XTAL	晶体/谐振器振荡器的时钟输出
P85/SCK	P85	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	SCK	ST	CMOS	SPI 串行时钟输入/输出
P86/SI	P86	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	SI	ST	-	SPI 串行数据输入

名称	功能	输入类型	输出类型	描述
P87/SO	P87	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
	SO	-	CMOS	SPI 串行数据输出
P90	P90	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P91	P91	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P92	P92	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P93	P93	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P94	P94	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P95	P95	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P96	P96	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
P97	P97	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
PA0	PA0	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路
PA1	PA1	ST	CMOS	双向 I/O 引脚，具有可编程下拉，上拉，漏极开路

## 5 功能框图




图 5-1 功能框图

## 6 功能描述

### 6.1 操作寄存器

#### 6.1.1 R0: IAR (间接寻址寄存器)

R0 不是物理实现的寄存器。它的主要功能是作为间接寻址指针执行。使用 R0 作为指针的任何指令实际上访问 RAM 选择寄存器 (R4) 指向的数据。

#### 6.1.2 R1: BSR (库选择控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	SBS1	SBS0	-	-	GBS1	GBS0
0	0	R/W	R/W	0	0	R/W	R/W

**Bits 7~6:** 未使用，始终设为“0”。

**Bits 5~4 (SBS1~SBS0):** 特殊寄存器组选择位。它用于选择特殊寄存器 R5~R4F 的 Bank 0/1/2。

SBS1	SBS0	特殊寄存器组
0	0	0
0	1	1
1	0	2
1	1	x

**Bits 3~2:** 未使用，始终设为“0”。

**Bits 2~0 (GBS1~GBS0):** 通用寄存器组选择位。它用于选择通用寄存器 R80~RFF 的 Bank 0~3。

GBS1	GBS0	RAM Bank
0	0	0
0	1	1
1	0	2
1	1	3

#### 6.1.3 R2: PCL (程序计数器低)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (PC7~PC0):** 程序计数器的低字节。

• 根据器件类型，R2 和硬件堆栈为 15 位宽。结构如图 6-1 所示。

- 将 8K×16 位片上 Flash ROM 地址生成相关的编程指令代码。一个程序页面长 4096 个字。
- 在 RESET 条件下，R2 设置为全“0”。
- “JMP”指令允许直接加载低 12 位程序计数器位。因此，“JMP”允许 PC 转到页面内的任何位置。
- “CALL”指令加载 PC 的低 12 位，当前 PC 值将加 1 并被压入堆栈。因此，子程序入口地址可以位于页面内的任何位置。
- “LJMP”指令允许直接加载低 13 位程序计数器位。因此，“LJMP”允许 PC 跳转到 8K (213) 内的任何位置。
- “LCALL”指令加载 PC 的低 13 位，PC + 1 被压入堆栈。因此，子程序入口地址可以位于 8K (213) 内的任何位置。
- “RET” (“RETL k”，“RETI”) 指令使用顶层堆栈的内容加载程序计数器。
- “ADD R2, A”允许将相对地址添加到当前 PC，并且 PC 的第 9 位和更高位将逐渐增加。
- “MOV R2, A”允许将“A”寄存器中的地址加载到 PC 的低 8 位，并且不会更改 PC 的第 9 位和更高位。
- 写入 R2 的“ADD R2, A”以外的任何指令(例如“MOV R2, A”，“BC R2,6”，“INC R2”，……)将导致第 9 位及以上 PC 的位(PC8~PC12)不变。
- 除“LCALL”，“LJMP”以及与 R2 操作相对应的指令外，所有指令均为单指令周期( $F_{sys} / 2$ )。这些指令需要两个指令周期。




图 6-1 程序计数器组织

地址	Bank 0	Bank 1	Bank 2
0X00	IAR (间接寻址寄存器)		
0X01	BSR (库选择控制寄存器)		
0X02	PCL (程序计数器低)		
0X03	SR (状态寄存器)		
0X04	RSR (RAM 选择寄存器.)		
0X05	Port 5	IOCR8	保留
0X06	Port 6	IOCR9	保留
0X07	Port 7	IOCRA	保留
0X08	Port 8	P5PHCR	保留
0X09	Port 9	P6PHCR	保留
0X0A	Port A	P789APHCR	保留
0x0B	IOCR5	P5PLCR	保留
0X0C	IOCR6	P6PLCR	保留
0X0D	IOCR7	P789APLCR	保留
0X0E	OMCR (操作模式控制寄存器.)	P5HDSCR	保留
0X0F	EIESCR (外部中断边沿选择控制寄存器.)	P6HDSCR	保留
0X10	WUCR1	P789AHDSCR	保留
0X11	WUCR2	P5ODCR	保留
0X12	WUCR3	P6ODCR	保留
0X13	保留	P789AODCR	保留
0X14	SFR1 (状态标志寄存器 1)	DeadTCR	保留
0X15	SFR2 (状态标志寄存器 2)	DeadTR	保留
0X16	SFR3 (状态标志寄存器 3)	PWMSCR	保留
0X17	SFR4 (状态标志寄存器 4)	PWMACR	保留
0X18	保留	PRDAL	保留
0X19	SFR6 (状态标志寄存器 6)	PRDAH	保留
0X1A	保留	DTAL	保留
0X1B	IMR1 (中断屏蔽寄存器 1)	DTAH	保留
0X1C	IMR2 (中断屏蔽寄存器 2)	TMRAL	保留
0X1D	IMR3 (中断屏蔽寄存器 3)	TMRAH	保留
0X1E	IMR4 (中断屏蔽寄存器 4)	PWMBCR	保留
0X1F	保留	PRDBL	保留
0X20	IMR6 (中断屏蔽寄存器 6)	PRDBH	保留
0X21	WDTCR	DTBL	保留
0X22	TCCCR	DTBH	保留



Address	Bank 0	Bank 1	Bank 2
0X23	TCCD	TMRBL	保留
0X24	TC1CR1	TMRBH	保留
0X25	TC1CR2	保留	保留
0X26	TC1DA	保留	保留
0X27	TC1DB	保留	保留
0X28	TC2CR1	保留	保留
0X29	TC2CR2	保留	保留
0X2A	TC2DA	保留	保留
0x2B	TC2DB	保留	保留
0X2C	TC3CR1	保留	保留
0X2D	TC3CR2	保留	保留
0X2E	TC3DA	保留	保留
0X2F	TC3DB	保留	保留
0X30	I2CCR1	保留	保留
0X31	I2CCR2	保留	保留
0X32	I2CSA	保留	保留
0X33	I2CDB	保留	保留
0X34	I2CDAL	保留	保留
0X35	I2CDAH	保留	保留
0X36	SPICR	保留	保留
0X37	SPIS	保留	保留
0X38	SPIR	保留	保留
0X39	SPIW	保留	保留
0X3A	保留	保留	保留
0x3B	保留	保留	保留
0X3C	保留	保留	保留
0X3D	保留	保留	保留
0X3E	ADCR1	保留	保留
0X3F	ADCR2	保留	保留
0X40	ADISR	ECCR1	保留
0X41	ADER1	ECCR2	保留
0X42	保留	EERA	保留
0X43	ADDL	EERD	保留
0X44	ADDH	FLKR	保留
0X45	ADCVL	TBPTL	保留

Address	Bank 0	Bank 1	Bank 2
0X46	ADCVH	TBPTH	保留
0X47	保留	STKMON	LOCKPR
0X48	保留	PCH	LOCKCR
0X49	保留	LVDCR	保留
0X4A	保留	保留	保留
0x4B	保留	保留	保留
0X4C	保留	保留	保留
0X4D	保留	TBWCR	保留
0X4E	保留	TBWAL	保留
0X4F	保留	TBAWAH	保留
0X50	通用寄存器		
0X51			
.			
.			
0x7E			
0X7F			
0X80			
0X81			
.			
.			
.			
0XFE			
0XFF	Bank 3		

图 6-2 数据存储器配置

### 6.1.4 R3: SR (状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INT	N	OV	T	P	Z	DC	C
F	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (INT):** 中断使能标志

- 0: 中断由 DISI 或硬件中断屏蔽
- 1: ENI / RETI 指令使能中断

**Bit 6 (N):** 负标志位

负标志位存储输出结果中最重要的位的状态

- 0: 操作结果不是负数
- 1: 操作结果是负数

**Bit 5 (OV):** 溢出标志.

当由于操作而发生二进制补码溢出时，OV 置位

- 0: 没有发生溢出
- 1: 发生溢出

**Bit 4 (T):** 超时位

使用“SLEP”和“WDTC”命令设置为 1，或者在上电期间通过 WDT 超时将其复位为 0。

**Bit 3 (P):** 断电位

上电时或通过“WDTC”命令设置为 1，并通过“SLEP”命令复位为 0。

**Bit 2 (Z):** 零标志位

如果算术或逻辑运算的结果为零，则设置为“1”。

**Bit 1 (DC):** 辅助进位标志

**Bit 0 (C):** 进位标志

在发生“进位”时设置 C，在算术运算期间发生“借位”时清除。进位标志位置 1 或清零，具体取决于所执行的操作

用于 ADD, ADC, INC, INCA 指令

- 0: 没有进位
- 1: 进位发生

用于 SUB, SUBB, DEC, DECA, NEG 指令

- 0: 借位发生
- 1: 没有借位

用于 RLC, RRC, RLCA, RRCA 指令

进位标志用作最低有效位 (LSB) 和最高有效位 (MSB) 之间的链路。

### 6.1.5 R4: RSR (RAM 选择寄存器)

**Bits 7~0 (RSR7~RSR0):** 用于在间接寻址模式下选择寄存器（地址：00~FF）。用户可以在图 6-2 中更详细地查看数据存储器的配置。

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
RSR7	RSR6	RSR5	RSR4	RSR3	RSR2	RSR1	RSR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

### 6.1.6 Bank 0 R5 ~ RA (Port 5 ~ Port A)

R5, R6, R7, R8, R9 和 RA 是 I/O 数据寄存器。

### 6.1.7 Bank 0 RB IOCR5 (I/O端口5控制寄存器)

0: 将相对 I/O 引脚作为输出

1: 将相对 I/O 引脚置于高阻态（默认）

### 6.1.8 Bank 0 RC IOCR6 (I/O端口6控制寄存器)

0: 将相对 I/O 引脚作为输出

1: 将相对 I/O 引脚置于高阻态（默认）

### 6.1.9 Bank 0 RD IOCR7 (I/O端口7控制寄存器)

0: 将相对 I/O 引脚作为输出

1: 将相对 I/O 引脚置于高阻态（默认）

### 6.1.10 Bank 0 RE: OMCR (操作模式控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CPUS	IDLE	-	-	-	RCM2	RCM1	RCM0
R/W	R/W	0	0	0	R/W	R/W	R/W

**Bit 7 (CPUS):** CPU 振荡器源选择。

0: Fs: 副振荡器

1: Fm: 主振荡器（默认）

当 CPUS = 0 时，CPU 振荡器选择一个副振荡器，主振荡器停止。

**Bit 6 (IDLE):** 空闲模式使能位。该位将决定 SLEP 指令要进入哪种模式。

0：“IDLE = 0” + SLEP 指令→休眠模式

1：“IDLE = 1”+ SLEP 指令→空闲模式（默认）




图 6-3 CPU 操作模式

注意

(\*)从空闲切换操作模式→正常，空闲→低速

如果定时器的时钟源为 Fs，定时器/计数器将在空闲模式下继续计数。当在空闲模式期间发生定时器/计数器的匹配条件时，定时器/计数器的中断标志将被激活。当相应的中断使能时，MCU 将跳转到中断向量。

振荡特性

**HLFS=0 (正常)**

Fmain 主频	Fsub 副频	上电	引脚复位 / WDT	
			N / G / I	S
RC 1M, 4M 6M, 8M	RC	16ms + WSTO + (8 or 32)*1/Fmain	WSTO + (8 or 32)*1/Fmain	WSTO + (8 or 32)*1/Fmain
	XT	16ms + WSTO + 510*1/Fsub	WSTO + (8 or 32)*1/Fmain	WSTO + 510*1/Fsub
RC 12M, 16M 20M	RC	16ms + WSTO + 32*1/Fmain	WSTO + 32*1/Fmain	WSTO + 32*1/Fmain
	XT	16ms + WSTO + 510*1/Fsub	WSTO + 32*1/Fmain	WSTO + 510*1/Fsub
XT	RC	16ms + WSTO + 510*1/Fmain	WSTO + 510*1/Fmain	WSTO + 510*1/Fmain
	XT	16ms + WSTO + 510*1/Fsub	WSTO + 510*1/Fmain	WSTO + 510*1/Fsub

**HLFS=1 (低速)**

Fmain 主频	Fsub 副频	上电	引脚复位 / WDT	
			N / G / I	S
RC 1M, 4M, 6M, 8M	RC	16ms + WSTO + 8 *1/Fsub	WSTO + 8*1/Fsub	WSTO + 8*1/Fsub
	XT	16ms + WSTO + 510*1/Fsub	WSTO + 8*1/Fsub	WSTO + 510*1/Fsub
RC 12M, 16M 20M	RC	16ms + WSTO + 8*1/Fsub	WSTO + 8*1/Fsub	WSTO + 8*1/Fsub
	XT	16ms + WSTO + 510*1/Fsub	WSTO + 8*1/Fsub	WSTO + 510*1/Fsub
XT	RC	16ms + WSTO + 8*1/Fsub	WSTO + 8*1/Fsub	WSTO + 8*1/Fsub
	XT	16ms + WSTO + 510*1/Fsub	WSTO + 8*1/Fsub	WSTO + 510*1/Fsub

Fmain 主频	Fsub 副频	G → N	I → N	S → N
RC 1M, 4M 6M, 8M	RC	WSTO + (8 or 32)*1/Fmain	WSTO + (8 or 32)*1/Fmain	WSTO + (8 or 32)*1/Fmain
	XT	WSTO + (8 or 32)*1/Fmain	WSTO + (8 or 32)*1/Fmain	WSTO + 510*1/Fsub
RC 12M, 16M 20M	RC	WSTO + 32*1/Fmain	WSTO + 32*1/Fmain	WSTO + 32*1/Fmain
	XT	WSTO + 32*1/Fmain	WSTO + 32*1/Fmain	WSTO + 510*1/Fsub
XT	RC	WSTO + 510*1/Fmain	WSTO + 510*1/Fmain	WSTO + 510*1/Fmain
	XT	WSTO + 510*1/Fmain	WSTO + 510*1/Fmain	WSTO + 510*1/Fsub

Fmain 主频	Fsub 副频	I → G	S → G
RC	RC	WSTO + 8*1/Fsub	WSTO + 8*1/Fsub
XT	XT	WSTO + 8*1/Fsub	WSTO + 510*1/Fsub

N: 正常模式

WSTO: 从开始到振荡的等待时间

G: 低速模式

I: 空闲模式 S: 休眠模式

**Bits 5~3:** 未使用，始终设为“0”

**Bits 2~0 (RCM2~RCM0):** 内部 RC 模式选择位

RCM2	RCM1	RCM0	频率(MHz)
0	0	0	4 (默认)
0	0	1	1
0	1	0	6
0	1	1	8
1	0	0	12
1	0	1	16
1	1	0	20
1	1	1	NA

### 6.1.11 Bank 0 RF: EIESCR (外部中断边沿选择控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	EIES1	EIES0	-	-
0	0	0	0	R/W	R/W	0	0

**Bits 7~4:** 未使用，始终设为“0”

**Bit 3 (EIES1):** 外部中断边沿选择位

0：下降沿中断

1：上升沿中断

**Bit 2 (EIES0):** 外部中断边沿选择位

0：下降沿中断

1：上升沿中断

**Bits 1~0:** 未使用，始终设为“0”

### 6.1.12 Bank 0 R10: WUCR1 (唤醒控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	LVDWK	ADWK	INT1WK	INT0WK	-	-
0	0	R/W	R/W	R/W	R/W	0	0

**Bits 7~6:** 未使用，始终设为“0”

**Bit 5 (LVDWK):** 低压检测唤醒使能位

0：禁止低电压检测唤醒

1：使能低电压检测唤醒

**Bit 4 (ADWK):** A / D 转换器唤醒功能使能位

- 0：禁止 AD 转换器唤醒
- 1：使能 AD 转换器唤醒

当 AD 完成状态用于输入中断向量或从休眠/空闲状态唤醒 IC 且 AD 转换运行时，ADWK 位必须设置为“使能”。

**Bit 3 (INT1WK):** 外部中断（INT1 引脚）唤醒功能使能位

- 0：禁止外部中断唤醒
- 1：使能外部中断唤醒

**Bit 2 (INT0WK):** 外部中断（INT0 引脚）唤醒功能使能位

- 0：禁止外部中断唤醒
- 1：使能外部中断唤醒

当外部中断状态改变用于输入中断向量或从休眠/空闲状态唤醒 IC 时，INTWK 位必须设置为“使能”。

**Bits 1~0:** 未使用，始终设为“0”

### 6.1.13 Bank 0 R11: WUCR2 (唤醒控制寄存器 2)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	SPIWK	I2CWK	-	-
0	0	0	0	R/W	R/W	0	0

**Bits 7~4:** 未使用，始终设为“0”。

**Bit 3 (SPIWK):** SPI 唤醒使能位。SPI 作为从模式时起作用。

- 0：禁止 SPI 唤醒
- 1：使能 SPI 唤醒功能

**Bit 2 (I2CWK):** I2C 唤醒使能位。当 I2C 工作在从机模式时，它可用。

- 0：禁止
- 1：使能

\* I2C 从模式无法在 IC 低速模式下发送，或者 SCL 保持并保持在低电平。当 IC 切换到正常模式时，SCL 被释放。

**Bits 1~0:** 未使用，始终设为“0”

### 6.1.14 Bank 0 R12: WUCR3 (唤醒控制寄存器 3)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ICWKP8	ICWKP7	ICWKP6	ICWKP5	-	-	-	-
R/W	R/W	R/W	R/W	0	0	0	0

**Bits 7~4 (ICWKP8~ICWKP5):** 端口 8/7/6/5 的引脚更改唤醒使能。

0：禁止唤醒功能

1：使能唤醒功能

**Bits 3~0:** 未使用，始终设为“0”

唤醒信号	条件信号	休眠模式		空闲模式		低速模式		正常模式	
		DISI	ENI	DISI	ENI	DISI	ENI	DISI	ENI
引脚更改 INT	ICWKP <sub>x</sub> = 0, P <sub>x</sub> ICIE = 0	唤醒无效				中断无效			
	ICWKP <sub>x</sub> = 0, P <sub>x</sub> ICIE = 1	唤醒无效				下一条指令	中断 + 中断向量	下一条指令	中断 + 中断向量
	ICWKP <sub>x</sub> = 1, P <sub>x</sub> ICIE = 0	唤醒 + 下一条指令				中断无效			
	ICWKP <sub>x</sub> = 1, P <sub>x</sub> ICIE = 1	唤醒 + 下一条指令	唤醒 + 中断向量	唤醒 + 下一条指令	唤醒 + 中断向量	下一条指令	中断 + 中断向量	下一条指令	中断 + 中断向量

\*: 当 MCU 从休眠或空闲模式唤醒时，P<sub>x</sub>ICSF 必须等于 1。如果 ICSF 等于 0，则表示引脚状态未改变或引脚更改 ICIE 被禁用，因此 MCU 无法唤醒。

\*\*：P<sub>x</sub> = 端口 8/7/6/5

### 6.1.15 Bank 0 R13: (保留)

### 6.1.16 Bank 0 R14: SFR1 (状态标志寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	LVDSF	ADSF	EXSF1	EXSF0	WTSF	TCSF
0	0	F	F	F	F	F	F

触发中断条件时，每个对应的状态标志设置为“1”。

**Bits 7~6:** 未使用，始终设为“0”

**Bit 5 (LVDSF):** 低压检测器状态标志。

LVDEN	LVDS1, LVDS0	LVD 电压中断电平	LVDSF
1	11	2.2V	1*
1	10	3.3V	1*
1	01	4.0V	1*
1	00	4.5V	1*
0	xx	NA	0

\*当 VDD 变化时，如果 VDD 在 LVD 电压中断电平处发生交叉，则 LVDSF = 1。

**Bit 4 (ADSF):** 模数转换的状态标志。AD 转换完成后设置，由软件复位。

**Bit 3 (EXSF1):** 外部中断 1 状态标志。

**Bit 2 (EXSF0):** 外部中断 0 状态标志。

**Bit 1 (WTSF):** 监视定时器状态标志。

**Bit 0 (TCSF):** TCC 溢出状态标志。TCC 溢出时置位，由软件复位。

**注意**

如果使能了某个功能，则无论是否使能中断屏蔽，相应的状态标志都将处于活动状态。

**6.1.17 Bank 0 R15: SFR2 (状态标志寄存器2)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	TC3SF	TC2SF	TC1SF
0	0	0	0	0	F	F	F

触发中断条件时，每个对应的状态标志设置为“1”。

**Bits 7~3:** 未使用，始终设为“0”

**Bit 2 (TC3SF):** 8 位定时器/计数器 3 状态标志，由软件清零

**Bit 1 (TC2SF):** 8 位定时器/计数器 2 状态标志，由软件清零

**Bit 0 (TC1SF):** 8/16 位定时器/计数器 1 状态标志，由软件清零。

**6.1.18 Bank 0 R16: SFR3 (状态标志寄存器3)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	PWMBPSF	PWMBDSF	PWMAFSF	PWMADSF
0	0	0	0	F	F	F	F

**Bits 7~4:** 未使用，始终设为“0”

**Bit 3 (PWMBPSF):** PWMB（脉冲宽度调制）的周期匹配的状态标志。达到选定的时间段时设置，由软件重置。

**Bit 2 (PWMBDSF):** PWMB（脉冲宽度调制）的占空比匹配状态标志。达到选定的任务时设置，由软件重置。

**Bit 1 (PWMAFSF):** PWMA（脉冲宽度调制）的周期匹配的状态标志。达到选定的时间段时设置，由软件重置。

**Bit 0 (PWMADSF):** PWMA（脉冲宽度调制）的占空比匹配的状态标志。达到选定的任务时设置，由软件重置。

**注意**  
 如果使能了某个功能，则无论是否使能中断屏蔽，相应的状态标志都将处于活动状态。

#### 6.1.19 Bank 0 R17: SFR4 (状态标志寄存器4)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P8ICSF	P7ICSF	P6ICSF	P5ICSF	SPISF	I2CSTPSF	I2CRSF	I2CTS F
F	F	F	F	F	F	F	F

**Bit 7 (P8ICSF):** 端口 8 输入状态更改状态标志。端口 8 输入更改时设置，由软件复位。

**Bit 6 (P7ICSF):** 端口 7 输入状态更改状态标志。端口 7 输入更改时设置，由软件复位。

**Bit 5 (P6ICSF):** 端口 6 输入状态更改状态标志。端口 6 输入更改时设置，由软件复位。

**Bit 4 (P5ICSF):** 端口 5 输入状态更改状态标志。端口 5 输入更改时设置，由软件复位。

**Bit 3 (SPISF):** SPI 模式状态标志。标志由软件清除

**Bit 2 (I2CSTPSF):** I2C 停止状态标志。I2C 接收停止信号时置位。

**Bit 1 (I2CRSF):** I2C 接收状态标志。当 I2C 接收 1 字节数据并响应 ACK 信号时置位。通过固件或 I2C 禁止复位。

**Bit 0 (I2CTS F):** I2C 发送状态标志。当 I2C 发送 1 字节数据并接收握手信号（ACK 或 NACK）时置位。通过固件或 I2C 禁止复位

**注意**  
 如果使能了某个功能，则无论是否使能中断屏蔽，相应的状态标志都将处于活动状态。

#### 6.1.20 Bank 0 R18: (保留)

### 6.1.21 Bank 0 R19: SFR6 (状态标志寄存器6)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SHSF	-	-	-	-	-	-	-
F	0	0	0	0	0	0	0

**Bit 7 (SHSF):** 系统保持状态标志，系统保持发生时置位，由软件复位。

**Bits 6~0:** 未使用，始终设为“0”

### 6.1.22 Bank 0 R1A: (保留)

### 6.1.23 Bank 0 R1B: IMR1 (中断屏蔽寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	LVDIE	ADIE	EXIE1	EXIE0	WTIE	TCIE
0	0	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~6:** 未使用，始终设为“0”。

**Bit 5 (LVDIE):** LVDSF 中断使能位。

0：禁止 LVDSF 中断

1：使能 LVDSF 中断

**Bit 4 (ADIE):** ADSF 中断使能位。

0：禁止 ADSF 中断

1：使能 ADSF 中断。

**Bit 3 (EXIE1):** EXSF1 中断使能和 INT1 功能使能位。

0：P51 / ADC1 / INT1 为 P51 / ADC1 引脚，

EXSF1 始终等于 0。

1：使能 EXSF1 中断，P51 / ADC1 / INT1 为 INT 引脚

**Bit 2 (EXIE0):** EXSF0 中断使能和 INT0 功能使能位。

0：P50 / ADC0 / INT0 为 P50 / ADC0 引脚，

EXSF0 始终等于 0。

1：使能 EXSF0 中断，P50 / ADC0 / INT0 为 INT 引脚

**Bit 1 (WTIE):** 监视定时器中断使能位

0：禁止 WTSF 中断

1：使能 WTSF 中断

**Bit 0 (TCIE):** TCSF 中断使能位。

0：禁止 TCSF 中断

1：使能 TCSF 中断

**注意**

如果中断屏蔽和指令“ENI”使能，程序计数器将在相应的状态标志置位时跳转到相应的中断向量。

#### 6.1.24 Bank 0 R1C: IMR2 (中断屏蔽寄存器2)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	TC3IE	TC2IE	TC1IE
0	0	0	0	0	R/W	R/W	R/W

**Bits 7~3:** 未使用，始终设为“0”

**Bit 2 (TC3IE):** 中断使能位。

0：禁止 TC3SF 中断

1：使能 TC3SF 中断

**Bit 1 (TC2IE):** 中断使能位。

0：禁止 TC2SF 中断

1：使能 TC2SF 中断

**Bit 0 (TC1IE):** 中断使能位。

0：禁止 TC1SF 中断

1：使能 TC1SF 中断

**注意**

如果中断屏蔽和指令“ENI”使能，程序计数器将在相应的状态标志置位时跳转到相应的中断向量。

### 6.1.25 Bank 0 R1D: IMR3 (中断屏蔽寄存器3)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	PWMBPIE	PWMBDIE	PWMAPIE	PWMADIE
0	0	0	0	R/W	R/W	R/W	R/W

Bits 7~4: 未使用，始终设为“0”

**Bit 3 (PWMBPIE):** PWMBPSF 中断使能位。

- 0：禁止 PWMB 中断的周期匹配
- 1：使能 PWMB 中断的周期匹配

**Bit 2 (PWMBDIE):** PWMBDSF 中断使能位。

- 0：禁止 PWMB 中断的占空比匹配
- 1：使能 PWMB 中断的占空比匹配

**Bit 1 (PWMAPIE):** PWMPSF 中断使能位。

- 0：禁止 PWMA 中断的周期匹配
- 1：使能 PWMA 中断的周期匹配

**Bit 0 (PWMADIE):** PWMDSF 中断使能位。

- 0：禁止 PWMA 中断的占空比匹配
- 1：使能 PWMA 中断的占空比匹配

**注意**

如果中断屏蔽和指令“ENI”使能，程序计数器将在相应的状态标志置位时跳转到相应的中断向量。

### 6.1.26 Bank 0 R1E: IMR4 (中断屏蔽寄存器4)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P8ICIE	P7ICIE	P6ICIE	P5ICIE	SPIIE	I2CSTPIE	I2CRIE	I2CTIE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (P8ICIE):** P8ICSF 中断使能位。

- 0: 禁止 P8ICSF 中断
- 1: 使能 P8ICSF 中断

**Bit 6 (P7ICIE):** P7ICSF 中断使能位.

0: 禁止 P7ICSF 中断

1: 使能 P7ICSF 中断

**Bit 5 (P6ICIE):** P6ICSF 中断使能位.

0: 禁止 P6ICSF 中断

1: 使能 P6ICSF 中断

**Bit 4 (P5ICIE):** P5ICSF 中断使能位

0: 禁止 P5ICSF 中断

1: 使能 P5ICSF 中断

**Bit 3 (SPIIE):** 中断.

0: 禁止 SPSF 中断

1: 使能 SPSF 中断

**Bit 2 (I2CSTPIE):** I2C 停止中断使能位.

0: 禁止中断

1: 使能中断

**Bit 1 (I2CRIE):** I2C 接口 RX 中断使能位

0: 禁止中断

1: 使能中断

**Bit 0 (I2CTIE):** I2C 接口 TX 中断使能位

0: 禁止中断

1: 使能中断

**注意**

如果中断屏蔽和指令“ENI”使能，程序计数器将在相应的状态标志置位时跳转到相应的中断向量。

### 6.1.27 Bank 0 R1F: (保留)

### 6.1.28 Bank 0 R20: IMR6 (中断屏蔽寄存器6)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SHIE	-	-	-	-	-	-	-
R/W	0	0	0	0	0	0	0

**Bit 7 (SHIE):** SHSF 中断使能位。

0：禁止 SHSF 中断

1：使能 SHSF 中断

**Bits 6~0:** 未使用，始终设为“0”

### 6.1.29 Bank 0 R21: WDTCR (看门狗定时器控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WDTE	-	-	-	PSWE	WPSR2	WPSR1	WPSR0
R/W	0	0	0	R/W	R/W	R/W	R/W

**Bit 7 (WDTE):** 看门狗定时器使能位。WDTE 既可读又可写。

0: 禁止 WDT

1: 使能 WDT

**Bits 6~4:** 未使用，始终设为“0”

**Bit 3 (PSWE):** WDT 预分频器使能位

0：预分频器禁止位。WDT 速率为 1：1

1：预分频器使能位。WDT 速率设置为位 2~0。

**Bits 2~0 (WPSR2~WPSR0):** WDT 预分频器位

WPSR2	WPSR1	WPSR0	WDT 比率
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

### 6.1.30 Bank 0 R22: TCCCR (TCC 控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	TCCS	TS	TE	PSTE	TPSR2	TPSR1	TPSR0
0	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7:** 未使用，始终设为“0”

**Bit 6 (TCCS):** TCC 时钟源选择位

0: Fs (副时钟)

1: Fm (主时钟)

**Bit 5 (TS):** TCC 信号源

0: 内部指令周期时钟

1: 在 TCC 引脚上发生转换，TCC 周期必须大于内部指令时钟周期。

**Bit 4 (TE):** TCC 信号边缘

0: 如果在 TCC 引脚上发生从低电平到高电平的转换，则递增;

1: 如果在 TCC 引脚上发生从高电平到低电平的转换，则递增

**Bit 3 (PSTE):** TCC 预分频器使能位

0: 预分频器禁止位。TCC 率为 1:1。

1: 预分频器使能位。TCC 速率设置在位 2~位 0。

**Bits 2~0 (TPSR2~TPSR0): TCC 预分频器位**

TPSR2	TPSR1	TPSR0	TCC 比率
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

### 6.1.31 Bank 0 R23: TCCD (TCC 数据寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TCC7	TCC6	TCC5	TCC4	TCC3	TCC2	TCC1	TCC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (TCC7~TCC0): TCC 数据**

通过 TCC 引脚或指令周期时钟增加外部信号沿。TCC 触发的外部信号脉冲宽度必须大于一条指令。增加计数器的信号由 TCCCR 寄存器的第 4 位和第 5 位决定。像任何其他寄存器一样可写和可读。

### 6.1.32 Bank 0 R24: TC1CR1 (定时器/计数器1控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC1S	TC1RC	TC1SS1	TC1MOD	TC1FF	TC1MOS	TC1IS1	TC1IS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (TC1S): 定时器/计数器 1 启动控制位**

0: 停止并清除计数器 (默认)

1: 开始

**Bit 6 (TC1RC): 定时器 1 读控制位。**要将当前的计数器数加载到 TC1DB 寄存器。它仅在计数器模式下有用。

0: 禁止功能。使用捕获模式时, 该位必须设置为“0”(默认)。

1: 使能功能。计数次数加载到 TC1DB 中。

**Bit 5 (TC1SS1):** 定时器/计数器 1 时钟源选择位 1

0 : 内部时钟作为计数源 (Fc) - Fs / Fm (默认值)

1 : 外部 TC1 引脚作为计数源 (Fc)。它仅用于定时器/计数器模式。

**Bit 4 (TC1MOD):** 定时器操作模式选择位

0 : 两个 8 位定时器

1 : 定时器 1 和 2 级联为一个 16 位定时器。16 位定时器的相应控制寄存器来自定时器 1. TC2DB 和 TC2DA 为高字节。TC1DB 和 TC1DA 是低字节。

**Bit 3 (TC1FF):** 将定时器/计数器 1 反转为 PWM 或 PDO 模式

0 : 占空比为逻辑 1 (默认)

1 : 占空比为逻辑 0

**Bit 2 (TC1MOS):** 定时器输出模式选择位

0 : 重复模式 (默认)

1 : 单次模式

**注意**

单次模式意味着定时器仅计数一个周期。

**Bits 1~0 (TC1IS1~ TC1IS0):** 定时器 1 中断类型选择位。当定时器工作在 PWM 模式时，使用这两位。

TC1IS1	TC1IS0	定时器 1 中断类型选择
0	0	TC1DA(周期) 匹配
0	1	TC1DB(占空比) 匹配
1	x	TC1DA 和 TC1DB 匹配

**6.1.33 Bank 0 R25: TC1CR2 (定时器/计数器1控制寄存器2)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC1M2	TC1M1	TC1M0	TC1SS0	TC1CK3	TC1CK2	TC1CK1	TC1CK0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~5 (TC1M2~TC1M0):** 定时器/计数器 1 的操作模式选择.

TC1M2	TC1M1	TC1M0	操作模式选择
0	0	0	定时器/计数器上升沿
0	0	1	定时器/计数器下降沿
0	1	0	捕捉模式上升沿
0	1	1	捕捉模式下降沿
1	0	0	窗口模式
1	0	1	可编程分频器输出
1	1	0	脉冲宽度调制输出
1	1	1	蜂鸣器（输出定时器/计数器时钟源。 时钟源的占空比必须为 50/50）

**Bit 4 (TC1SS0):** 定时器/计数器 1 个时钟源选择位

0 : Fs 用作计数源 (Fc) (默认)

1 : Fm 用作计数源 (Fc)

**Bits 3~0 (TC1CK3~TC1CK0):** 定时器/计数器 1 时钟源预分频器选择。

TC1CK3	TC1CK2	TC1CK1	TC1CK0	时钟源	分辨率 8 MHz	最大时间 8 MHz	分辨率 16kHz	最大时间 16kHz
				正常	F <sub>C</sub> =8M	F <sub>C</sub> =8M	F <sub>C</sub> =16K	F <sub>C</sub> =16K
0	0	0	0	F <sub>C</sub>	125ns	32 μs	62.5 μs	16ms
0	0	0	1	F <sub>C</sub> /2	250ns	64 μs	125 μs	32ms
0	0	1	0	F <sub>C</sub> /2 <sup>2</sup>	500ns	128 μs	250 μs	64ms
0	0	1	1	F <sub>C</sub> /2 <sup>3</sup>	1 μs	256 μs	500 μs	128ms
0	1	0	0	F <sub>C</sub> /2 <sup>4</sup>	2 μs	512 μs	1ms	256ms
0	1	0	1	F <sub>C</sub> /2 <sup>5</sup>	4 μs	1024 μs	2ms	512ms
0	1	1	0	F <sub>C</sub> /2 <sup>6</sup>	8 μs	2048 μs	4ms	1024ms
0	1	1	1	F <sub>C</sub> /2 <sup>7</sup>	16 μs	4096 μs	8ms	2048ms
1	0	0	0	F <sub>C</sub> /2 <sup>8</sup>	32 μs	8192 μs	16ms	4096ms
1	0	0	1	F <sub>C</sub> /2 <sup>9</sup>	64 μs	16384 μs	32ms	8192ms
1	0	1	0	F <sub>C</sub> /2 <sup>10</sup>	128 μs	32768 μs	64ms	16384ms
1	0	1	1	F <sub>C</sub> /2 <sup>11</sup>	256 μs	65536 μs	128ms	32768ms
1	1	0	0	F <sub>C</sub> /2 <sup>12</sup>	512 μs	131072 μs	256ms	65536ms
1	1	0	1	F <sub>C</sub> /2 <sup>13</sup>	1.024ms	262144 μs	512ms	131072ms
1	1	1	0	F <sub>C</sub> /2 <sup>14</sup>	2.048ms	524.288ms	1.024s	262144ms
1	1	1	1	F <sub>C</sub> /2 <sup>15</sup>	4.096ms	1.048s	2.048s	524288ms

### 6.1.34 Bank 0 R26: TC1DA (定时器/计数器1数据缓冲器A.)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC1DA7	TC1DA6	TC1DA5	TC1DA4	TC1DA3	TC1DA2	TC1DA1	TC1DA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (TC1DA7~TC1DA0): 8 位定时器/计数器 1 的数据缓冲器 A.

### 6.1.35 Bank 0 R27: TC1DB (定时器/计数器1数据缓冲器B)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC1DB7	TC1DB6	TC1DB5	TC1DB4	TC1DB3	TC1DB2	TC1DB1	TC1DB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (TC1DB7~TC1DB0): 8 位定时器/计数器 1 的数据缓冲器 B.

#### 注意

1. 当定时器/计数器x用作PWM模式时，寄存器TCxDB中存储的占空比值必须小于或等于寄存器TCxDA中存储的周期值，即占空比 $\leq$ 周期。然后生成PWM波形。如果占空比值大于周期值，则PWM输出波形保持在高电压电平。
2. 用户设置的周期值在内部电路上加1。  
例如：  
周期值设置为0x4F，电路实际处理0x50周期长度。  
周期值设置为0xFF，电路实际处理0x100周期长度。

### 6.1.36 Bank 0 R28: TC2CR1 (定时器/计数器2控制寄存器 1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC2S	TC2RC	TC2SS1	-	TC2FF	TC2MOS	TC2IS1	TC2IS0
R/W	R/W	R/W	-	R/W	R/W	R/W	R/W

Bit 7 (TC2S): 定时器/计数器 2 启动控制位

0: 停止并清除计数器 (默认)

1: 开始

Bit 6 (TC2RC): 定时器 2 读控制位

0: 该位置 0 时，无法从 TC2DB 读取数据 (默认)。

1: 当该位设置为 1 时，从 TC2DB 读取的数据是计数。

**Bit 5 (TC2SS1):** 定时器/计数器 2 时钟源选择位 1

0 : 内部时钟作为计数源 (Fc) - Fs / Fm (默认值)

1 : 外部 TC2 引脚作为计数源 (Fc)。它仅用于定时器/计数器模式。

**Bit 4:** 未使用，始终设为“0”

**Bit 3 (TC2FF):** 将定时器/计数器 2 反转为 PWM 或 PDO 模式

0 : 占空比为逻辑 1 (默认)

1 : 占空比为逻辑 0

**Bit 2 (TC2MOS):** 定时器输出模式选择位

0 : 重复模式 (默认)

1 : 单次模式

**注意**

单次模式意味着定时器仅计数一个周期。

**Bits 1~0 (TC2IS1~ TC2IS0):** 定时器 2 中断类型选择位。当定时器工作在 PWM 模式时，使用这两位。

TC2IS1	TC2IS0	定时器 2 中断类型选择
0	0	TC2DA(周期) 匹配
0	1	TC2DB(占空比) 匹配
1	x	TC2DA 和 TC2DB 匹配

**6.1.37 Bank 0 R29: TC2CR2 (定时器/计数器2控制寄存器2)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC2M2	TC2M1	TC2M0	TC2SS0	TC2CK3	TC2CK2	TC2CK1	TC2CK0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~5 (TC2M2~TC2M0):** 定时器/计数器 2 操作模式选择。

TC2M2	TC2M1	TC2M0	操作模式选择
0	0	0	定时器/计数器上升沿
0	0	1	定时器/计数器下降沿
0	1	0	捕捉模式上升沿
0	1	1	捕捉模式下降沿
1	0	0	窗口模式
1	0	1	可编程分频器输出
1	1	0	脉冲宽度调制输出
1	1	1	蜂鸣器 (输出定时器/计数器时钟源。时钟源的占空比必须为 50/50)

**Bit 4 (TC2SS0):** 定时器/计数器 2 时钟源选择位 0

0 : Fs 用作计数源 (Fc) (默认)

1 : Fm 用作计数源 (Fc)

**Bits 3~0 (TC2CK3~TC2CK0):** 定时器/计数器 2 时钟源预分频器选择。

TC2CK3	TC2CK2	TC2CK1	TC2CK0	时钟源	分辨率 8 MHz	最大时间 8 MHz	分辨率 16kHz	最大时间 16kHz
				正常	F <sub>C</sub> =8M	F <sub>C</sub> =8M	F <sub>C</sub> =16K	F <sub>C</sub> =16K
0	0	0	0	F <sub>C</sub>	125ns	32 μs	62.5 μs	16ms
0	0	0	1	F <sub>C</sub> /2	250ns	64 μs	125 μs	32ms
0	0	1	0	F <sub>C</sub> /2 <sup>2</sup>	500ns	128 μs	250 μs	64ms
0	0	1	1	F <sub>C</sub> /2 <sup>3</sup>	1 μs	256 μs	500 μs	128ms
0	1	0	0	F <sub>C</sub> /2 <sup>4</sup>	2 μs	512 μs	1ms	256ms
0	1	0	1	F <sub>C</sub> /2 <sup>5</sup>	4 μs	1024 μs	2ms	512ms
0	1	1	0	F <sub>C</sub> /2 <sup>6</sup>	8 μs	2048 μs	4ms	1024ms
0	1	1	1	F <sub>C</sub> /2 <sup>7</sup>	16 μs	4096 μs	8ms	2048ms
1	0	0	0	F <sub>C</sub> /2 <sup>8</sup>	32 μs	8192 μs	16ms	4096ms
1	0	0	1	F <sub>C</sub> /2 <sup>9</sup>	64 μs	16384 μs	32ms	8192ms
1	0	1	0	F <sub>C</sub> /2 <sup>10</sup>	128 μs	32768 μs	64ms	16384ms
1	0	1	1	F <sub>C</sub> /2 <sup>11</sup>	256 μs	65536 μs	128ms	32768ms
1	1	0	0	F <sub>C</sub> /2 <sup>12</sup>	512 μs	131072 μs	256ms	65536ms
1	1	0	1	F <sub>C</sub> /2 <sup>13</sup>	1.024ms	262144 μs	512ms	131072ms
1	1	1	0	F <sub>C</sub> /2 <sup>14</sup>	2.048ms	524.288ms	1.024s	262144ms
1	1	1	1	F <sub>C</sub> /2 <sup>15</sup>	4.096ms	1.048s	2.048s	524288ms

### 6.1.38 Bank 0 R2A: TC2DA (定时器/计数器2数据缓冲器A.)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC2DA7	TC2DA6	TC2DA5	TC2DA4	TC2DA3	TC2DA2	TC2DA1	TC2DA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (TC2DA7~TC2DA0):** 8 位定时器/计数器 2 的数据缓冲区 A..

### 6.1.39 Bank 0 R2B: TC2DB (定时器/计数器2数据缓冲器B)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC2DB7	TC2DB6	TC2DB5	TC2DB4	TC2DB3	TC2DB2	TC2DB1	TC2DB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (TC2DB7~TC2DB0):** 8 位定时器/计数器 2 的数据缓冲器 B.

### 6.1.40 Bank 0 R2C: TC3CR1 (定时器/计数器3控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC3S	TC3RC	TC3SS1	-	TC3FF	TC3MOS	TC3IS1	TC3IS0
R/W	R/W	R/W	0	R/W	R/W	R/W	R/W

**Bit 7 (TC3S):** 定时器/计数器 3 启动控制

- 0: 停止并清除计数器 (默认)
- 1: 开始

**Bit 6 (TC3RC):** 定时器 3 读控制位

- 0: 该位置 0 时, 无法从 TC3DB 读取数据 (默认)。
- 1: 当该位设置为 1 时, 从 TC3DB 读取的数据为计数

**Bit 5 (TC3SS1):** 定时器/计数器 3 时钟源选择位 1

- 0: 内部时钟作为计数源 (Fc) - Fs / Fm (默认值)
- 1: 外部 TC3 引脚作为计数源 (Fc)。它仅用于定时器/计数器模式。

**Bit 4:** 未使用, 始终设为 “0”

**Bit 3 (TC3FF):** 将定时器/计数器 3 反转为 PWM 或 PDO 模式。

- 0: 占空比为逻辑 1 (默认)
- 1: 占空比为逻辑 0。

**Bit 2 (TC3MOS):** 定时器输出模式选择位

- 0: 重复模式 (默认)
- 1: 单次模式

**注意**

单次模式意味着定时器仅计数一个周期。

**Bits 1~0 (TC3IS1~ TC3IS0):** 定时器 3 中断类型选择位。当定时器工作在 PWM 模式时, 使用这两位。

TC3IS1	TC3IS0	定时器 3 中断类型选择
0	0	TC3DA(周期) 匹配
0	1	TC3DB(占空比) 匹配
1	x	TC3DA 和 TC3DB 匹配

**6.1.41 Bank 0 R2D: TC3CR2 (定时器/计数器3控制寄存器2)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC3M2	TC3M1	TC3M0	TC3SS0	TC3CK3	TC3CK2	TC3CK1	TC3CK0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~5 (TC3M2~TC3M0):** 定时器/计数器 3 操作模式选择。

TC3M2	TC3M1	TC3M0	操作模式选择
0	0	0	定时器/计数器上升沿
0	0	1	定时器/计数器下降沿
0	1	0	捕捉模式上升沿
0	1	1	捕捉模式下降沿
1	0	0	窗口模式
1	0	1	可编程分频器输出
1	1	0	脉冲宽度调制输出
1	1	1	蜂鸣器 (输出定时器/计数器时钟源。时钟源的占空比必须为 50/50)

**Bit 4 (TC3SS0):** 定时器/计数器 3 时钟源选择位 0

0 : Fs 用作计数源 (Fc) (默认)

1 : Fm 用作计数源 (Fc)

**Bits 3~0 (TC3CK3~TC3CK0):** 定时器/计数器 3 时钟源预分频器选择。

TC3CK3	TC3CK2	TC3CK1	TC3CK0	时钟源	分辨率 8 MHz	最大时间 8 MHz	分辨率 16kHz	最大时间 16kHz
				正常	F <sub>c</sub> =8M	F <sub>c</sub> =8M	F <sub>c</sub> =16K	F <sub>c</sub> =16K
0	0	0	0	F <sub>c</sub>	125ns	32 μs	62.5 μs	16ms
0	0	0	1	F <sub>c</sub> /2	250ns	64 μs	125 μs	32ms
0	0	1	0	F <sub>c</sub> /2 <sup>2</sup>	500ns	128 μs	250 μs	64ms
0	0	1	1	F <sub>c</sub> /2 <sup>3</sup>	1us	256 μs	500 μs	128ms
0	1	0	0	F <sub>c</sub> /2 <sup>4</sup>	2us	512 μs	1ms	256ms
0	1	0	1	F <sub>c</sub> /2 <sup>5</sup>	4us	1024 μs	2ms	512ms
0	1	1	0	F <sub>c</sub> /2 <sup>6</sup>	8us	2048 μs	4ms	1024ms
0	1	1	1	F <sub>c</sub> /2 <sup>7</sup>	16us	4096 μs	8ms	2048ms
1	0	0	0	F <sub>c</sub> /2 <sup>8</sup>	32us	8192 μs	16ms	4096ms
1	0	0	1	F <sub>c</sub> /2 <sup>9</sup>	64us	16384 μs	32ms	8192ms
1	0	1	0	F <sub>c</sub> /2 <sup>10</sup>	128us	32768 μs	64ms	16384ms
1	0	1	1	F <sub>c</sub> /2 <sup>11</sup>	256us	65536 μs	128ms	32768ms
1	1	0	0	F <sub>c</sub> /2 <sup>12</sup>	512us	131072 μs	256ms	65536ms
1	1	0	1	F <sub>c</sub> /2 <sup>13</sup>	1.024ms	262144 μs	512ms	131072ms
1	1	1	0	F <sub>c</sub> /2 <sup>14</sup>	2.048ms	524.288ms	1.024s	262144ms
1	1	1	1	F <sub>c</sub> /2 <sup>15</sup>	4.096ms	1.048s	2.048s	524288ms

#### 6.1.42 Bank 0 R2E: TC3DA (定时器/计数器3数据缓冲器 A.)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC3DA7	TC3DA6	TC3DA5	TC3DA4	TC3DA3	TC3DA2	TC3DA1	TC3DA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (TC3DA7~TC3DA0): 8 位定时器/计数器 3 的数据缓冲器 A.

#### 6.1.43 Bank 0 R2F: TC3DB (定时器/计数器3数据缓冲器 B)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC3DB7	TC3DB6	TC3DB5	TC3DB4	TC3DB3	TC3DB2	TC3DB1	TC3DB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (TC3DB7~TC3DB0): 8 位定时器/计数器 3 的数据缓冲器 B.

#### 6.1.44 Bank 0 R30: I2CCR1 (I2C状态和控制寄存器 1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Strobe/Pend	IMS	ISS	STOP	SAR_EMPTY	ACK	FULL	EMPTY
R/W	R/W	R/W	R/W	R	R	R	R

**Bit 7 (Strobe/Pend):** 在主模式下，它用作选通信号来控制 I2C 电路发送 SCL 时钟。接收或发送握手信号 (ACK 或 NACK) 后自动复位。在从机模式下，它用作待处理信号，用户应在将数据填充到 Tx 缓冲区或从 Rx 缓冲区获取数据后通知它，以通知从 I2C 电路释放 SCL 信号。

**Bit 6 (IMS):** I2C 主/从模式选择位。

0: 从(默认)

1: 主

**Bit 5 (ISS):** I2C 快速/标准模式选择位。(如果 Fm 为 4 MHz 且 I2CTS2~0 <0,0,1>)

0: 标准模式 (100K bit / s)

1: 快速模式 (400K bit / s)

**Bit 4 (STOP):** 在主模式下，如果 STOP = 1 且 R / nW = 1，则 MCU 必须在发送 STOP 信号之前将 nACK 信号返回到从设备。如果 STOP = 1 且 R / nW = 0，则 MCU 在收到 ACK 信号后发送 STOP 信号。MCU 向从设备发送 STOP 信号时复位。在从机模式下，如果 STOP = 1 且 R / nW = 0，则 MCU 必须将 nACK 信号返回到主设备。

**Bit 3 (SAR\_EMPTY):** 当 MCU 从 I2C 从地址寄存器发送 1 字节数据并接收 ACK (或 nACK) 信号时置 1。MCU 将 1 字节数据写入 I2C 从地址寄存器时复位。

**Bit 2 (ACK):** 当设备响应确认 (ACK) 时, ACK 条件位由硬件设置为 1。当器件响应非应答 (nACK) 信号时复位

**Bit 1 (FULL):** I2C 接收缓冲寄存器满时由硬件置 1。MCU 从 I2C 接收缓冲寄存器读取数据时由硬件复位。

**Bit 0 (EMPTY):** 当 I2C 发送缓冲寄存器为空并接收 ACK(或 nACK)信号时由硬件置 1。MCU 将新数据写入 I2C 发送缓冲寄存器时由硬件复位。

#### 6.1.45 Bank 0 R31: I2CCR2 (I2C状态和控制寄存器2)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
I2CBF	GCEN	I2COPT	BBF	I2CTS2	I2CTS1	I2CTS0	I2CEN
R	R/W	R/W	R	R/W	R/W	R/W	R/W

**Bit 7 (I2CBF):** I2C 忙标志位

0: 清零为“0”, 在从模式下, 如果接收到 STOP 信号或 I2C 从地址不匹配。

1: I2C 在从模式下与主机通信时置位。

\* STAR 信号时设置, I2C 禁止时清除或从模式 STOP 信号。

**Bit 6 (GCEN):** I2C 一般调用函数使能位

0: 禁止一般调用函数

1: 使能一般调用函数

**Bit 5 (I2COPT):** I2C 引脚可选位。它用于切换 I2C 功能的引脚位置。

0: 在 P62 (SDA0) 和 P82 (SCL0) 中放置 I2C 引脚 (默认)

1: 在 P84 (SDA1) 和 P83 (SCL1) 中放置 I2C 引脚。

\*默认值对应代码选项字 2 I2COPT

**Bit 4 (BBF):** 忙碌标志位。I2C 检测在主模式下忙碌。只读。

\* STAR 信号时设置, 主模式 STOP 信号时清除。

**Bits 3~1 (I2CTS2~I2CTS0):** I2C 发送时钟选择位。使用不同的工作频率 (Fm) 时, 必须正确设置这些位, 以便 SCL 时钟以标准/快速模式填充。

I2CCR1 Bit 5=1, 快速模式

I2CTS2	I2CTS1	I2CTS0	SCL CLK	Operating Fm (MHz)
0	0	0	NA	NA
0	0	1	Fm/10	4
0	1	0	Fm/15	6
0	1	1	Fm/20	8
1	0	0	Fm/30	12
1	0	1	Fm/40	16
1	1	0	Fm/50	20
1	1	1	NA	NA

I2CCR1 Bit 5=0, 标准模式

I2CTS2	I2CTS1	I2CTS0	SCL CLK	Operating Fm (MHz)
0	0	0	Fm/10	1
0	0	1	Fm/40	4
0	1	0	Fm/60	6
0	1	1	Fm/80	8
1	0	0	Fm/120	12
1	0	1	Fm/160	16
1	1	0	Fm/200	20
1	1	1	NA	NA

**Bit 0 (I2CEN):** I2C 使能位

0: 禁止 I2C 模式(默认)

1: 使能 I2C 模式

#### 6.1.46 Bank 0 R32: I2CSA (I2C 从地址寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SA6	SA5	SA4	SA3	SA2	SA1	SA0	IRW
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~1 (SA6~SA0):** 当 MCU 用作 I2C 应用的主设备时。这是从设备地址寄存器。

**Bit 0 (IRW):** 当 MCU 用作 I2C 应用的主设备时。该位是读/写事务控制位。

0: 写入

1: 读取

**6.1.47 Bank 0 R33: I2CDB (I2C数据缓冲寄存器)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (DB7~DB0):** I2C 接收/发送数据缓冲区。

**6.1.48 Bank 0 R34: I2CDAL (I2C设备地址寄存器)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DA7	DA6	DA5	DA4	DA3	DA2	DA1	DA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (DA7~DA0):** 当 MCU 用作 I2C 应用的从设备时,该寄存器存储 MCU 的地址。它用于识别 I2C 总线上的数据,以提取传送到 MCU 的消息。

**6.1.49 Bank 0 R35: I2CDAH (I2C 设备地址寄存器)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	DA9	DA8
0	0	0	0	0	0	R/W	R/W

**Bits 7~2:** 未使用,始终设为“0”

**Bits 1~0 (DA9~DA8):** 设备地址位。

**6.1.50 Bank 0 R36: SPICR (SPI 控制寄存器)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CES	SPIE	SRO	SSE	SDOC	SBRS2	SBRS1	SBRS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (CES):** 时钟边沿选择位

0: 数据在上升沿移出,在下降沿移入。数据在低电平期间处于保持状态。

1: 数据移出下降沿,并在上升沿移入。数据在高电平期间保持不变。

**Bit 6 (SPIE):** SPI Enable Bit

0: 禁止 SPI 模式

1: 使能 SPI 模式

**Bit 5 (SRO): SPI 读溢出位**

0: 无溢出

1: 当先前数据仍保存在 SPIR 寄存器中时，接收新数据。在这种情况下，SPIS 寄存器中的数据将被销毁。为避免设置该位，用户需要读取 SPIR 寄存器，尽管只实现了传输，这只能在从模式下发生。

**Bit 4 (SSE): SPI 移位使能位**

0: 移位完成后立即复位，读取下一个字节进行移位。

1: 开始移位，并在当前字节仍在传输时保持为“1”。

**Bit 3 (SDOC): SDO 输出状态控制位**

0: 串行数据输出后，SDO 保持高电平。

1: 串行数据输出后，SDO 保持低电平。

**Bits 2~0 (SBR2~SBR0): SPI 波特率选择位**

SBR2	SBR1	SBR0	模式	SPI 波特率
0	0	0	主	Fosc/2
0	0	1	主	Fosc/4
0	1	0	主	Fosc/8
0	1	1	主	Fosc/16
1	0	0	主	Fosc/32
1	0	1	主	Fosc/64
1	1	0	从	/SS 使能
1	1	1	从	/SS 禁止

**6.1.51 Bank 0 R37: SPIS (SPI 状态寄存器)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DORD	TD1	TD0	-	OD3	OD4	-	RBF
R/W	R/W	R/W	0	R/W	R/W	0	R

**Bit 7 (DORD): 数据移位类型控制位**

0: 左移 (MSB 优先)

1: 右移 (LSB 优先)

**Bits 6~5 (TD1~TD0):** SDO 状态输出延迟时间选项 (仅限正常模式)。当 CPU 振荡器源从 1 CLK 延迟时间使用  $F_s$  时 (TD1~TD0 仅用于正常模式到正常模式。如果休眠模式到正常模式状态, 则唤醒时间为“预热时间+ 1CLK”)。

TD1	TD0	延迟时间
0	0	8 CLK
0	1	16 CLK
1	0	24 CLK
1	1	32 CLK

**Bit 4:** 未使用, 始终设为“0”。

**Bit 3 (OD3):** 漏极开路控制位

0: SDO 禁止漏极开路

1: SDO 使能漏极开路

**Bit 2 (OD4):** 漏极开路控制位

0: SCK 禁止漏极开路

1: SCK 使能漏极开路

**Bit 1:** 未使用, 始终设为“0”。

**Bit 0 (RBF):** 读缓冲满标志

0: 接收未完成, SPIR 尚未完全交换。

1: 接收完成, SPIR 已完全交换。

### 6.1.52 Bank 0 R38: SPIR (SPI读缓冲寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SRB7	SRB6	SRB5	SRB4	SRB3	SRB2	SRB1	SRB0
R	R	R	R	R	R	R	R

**Bits 7~0 (SRB7~SRB0):** SPI 读数据缓冲

### 6.1.53 Bank 0 R39: SPIW (SPI写缓冲寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SWB7	SWB6	SWB5	SWB4	SWB3	SWB2	SWB1	SWB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (SWB7~SWB0):** SPI 写数据缓冲

### 6.1.54 Bank 0 R3A ~ R3D: (保留)

### 6.1.55 Bank 0 R3E: ADCR1 (ADC 控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CKR2	CKR1	CKR0	ADRUN	ADP	ADOM	SHS1	SHS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~5 (CKR2~0): ADC 的时钟速率选择

系统模式	CKR2~0	时钟率	最大系统操作频率 在 1.8~2.2V	最大系统操作频率 在 2.2~2.7V	最大系统操作频率 在 2.7~5V
正常模式	000	$F_{Main}/16$	8 MHz	-	20 MHz
	001	$F_{Main}/8$	4 MHz	8 MHz	16 MHz
	010	$F_{Main}/4$	2 MHz	4 MHz	8 MHz
	011	$F_{Main}/2$	1 MHz	2 MHz	4 MHz
	100	$F_{Main}/64$	-	-	20 MHz
	101	$F_{Main}/32$	-	-	20 MHz
	110	$F_{Main}/1$	500 kHz	1 MHz	2 MHz
	111	$F_{Sub}$	$F_s$	$F_s$	$F_s$
低速模式	xxx	$F_{Sub}$	$F_s$	$F_s$	$F_s$

**注意**

对于系统运行频率，必须参考表13

**Bit 4 (ADRUN):** ADC 开始运行

在单一模式下:

- 0: 硬件完成转换后复位，该位不能由软件复位。
- 1: A/D 转换开始。该位可由软件设置

在连续模式下:

- 0: ADC 停止。
- 1: ADC 正在运行，除非该位由软件复位

**Bit 3 (ADP):** ADC 电源

- 0: ADC 处于掉电模式。
- 1: ADC 正常运行。

**Bit 2 (ADOM):** ADC 操作模式选择

- 0: ADC 以单一模式工作。
- 1: ADC 以连续模式工作。

**Bits 1~0 (SHS1~0):** 采样和保持时序选择

SHS[1:0]	采样和保持时序
00	2 x T <sub>AD</sub>
01	4 x T <sub>AD</sub>
10	8 x T <sub>AD</sub>
11	12 x T <sub>AD</sub>

### 6.1.56 Bank 0 R3F: ADCR2 (ADC控制寄存器2)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	VPIS2	ADIM	ADCMS	VPIS1	VPIS0	VREFP	-
0	R/W	R/W	R/W	R/W	R/W	R/W	0

**Bit 7:** 未使用，始终设为“0”。

**Bit 5 (ADIM):** ADC 中断模式

0：正常模式。AD 转换完成后发生中断。

1：比较模式。当比较结果符合 ADCMS 位的设置时发生中断。

**Bit 4 (ADCMS):** ADC 比较模式选择。

在比较模式下:

0：AD 转换数据大于 ADCD 寄存器中的数据时发生中断。

这意味着当  $ADD > ADCD$  时，发生中断。

1：当 AD 转换数据小于 ADCD 寄存器中的数据时发生中断。

这意味着当  $ADD < ADCD$  时，发生中断。

在正常模式下:

无影响

**Bits 6, 3 ~ 2 (VPIS2~0):** 内部正参考电压选择。

VPIS[2]	VPIS[1:0]	参考电压
0	00	AVDD
0	01	4 V
0	10	3 V
0	11	2 V
1	11	2.5 V

**Bit 1 (VREFP): 正参考电压选择**

- 0：内部正参考电压。实际电压由 VPIS [1 : 0]位设置
- 1：来自 VREF 引脚。

**Bit 0:** 未使用，始终设为“0”。

**注意**

当使用内部参考电压时，代码选项字2 <7> 设置为“0”时，用户需要在第一次等待至少50μs才能使用并稳定内部参考电压电路。之后，用户在切换电压参考时只需要等待6us。

**6.1.57 Bank 0 R40: ADISR (模数转换器输入通道选择寄存器)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	ADIS3	ADIS2	ADIS1	ADIS0
0	0	0	0	R/W	R/W	R/W	R/W

**Bits 7~4:** 未使用，始终设为“0”。

**Bits 3~0 (ADIS4~0):** ADC 输入通道选择位

ADIS[3:0]	选定频道
0000	ADC0
0001	ADC1
0010	ADC2
0011	ADC3
0100	ADC4
0101	ADC5
0110	ADC6
0111	ADC7
1xxx*	1/2 VDD PowerDet.

**注意:**

\*:用于内部信号源。用户只需设置 ADIS3 = 1，这些 AD 输入通道即时有效，内部 Vref 稳定时间为 4μs。

### 6.1.58 Bank 0 R41: ADER1 (模数转换器输入控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ADE7	ADE6	ADE5	ADE4	ADE3	ADE2	ADE1	ADE0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (ADE7):** P57 引脚的 AD 转换器使能位。

0：禁止 ADC7，P57 / PWMB / ADC7 作为 I / O 或 PWMB 引脚

1：使能 ADC7 作为模拟输入引脚。

**Bit 6 (ADE6):** P56 引脚的 AD 转换器使能位。

0：禁止 ADC6，P56 / PWMA / ADC6 作为 I / O 或 PWMA 引脚

1：使能 ADC6 作为模拟输入引脚

**Bit 5 (ADE5):** P55 引脚的 AD 转换器使能位。

0：禁止 ADC5，P55 / ADC5 作为 I / O 引脚

1：使能 ADC5 作为模拟输入引脚

**Bit 4 (ADE4):** P54 引脚的 AD 转换器使能位。

0：禁止 ADC4，P54 / ADC4 作为 I / O 引脚

1：使能 ADC4 作为模拟输入引脚

**Bit 3 (ADE3):** P53 引脚的 AD 转换器使能位。

0：禁止 ADC3，P53 / ADC3 作为 I / O 引脚

1：使能 ADC3 作为模拟输入引脚

**Bit 2 (ADE2):** P52 引脚的 AD 转换器使能位。

0：禁止 ADC2，P52 / ADC2 / TCC 作为 I / O 或 TCC 引脚

1：使能 ADC2 作为模拟输入引脚

**Bit 1 (ADE1):** P51 引脚的 AD 转换器使能位。

0：禁止 ADC1，P51 / ADC1 / INT1 作为 I / O 或 INT1 引脚

1：使能 ADC1 作为模拟输入引脚

**Bit 0 (ADE0):** P50 引脚的 AD 转换器使能位。

0：禁止 ADC0，P50 / ADC0 / INT0 作为 I / O 或 INT0 引脚

1：使能 ADC0 作为模拟输入引脚

### 6.1.59 Bank 0 R42: (保留)

### 6.1.60 Bank 0 R43: ADDL (模数转换器数据低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ADD7	ADD6	ADD5	ADD4	ADD3	ADD2	ADD1	ADD0
R	R	R	R	R	R	R	R

Bits 7~0 (ADD7~0): AD 数据缓冲区的低字节

### 6.1.61 Bank 0 R44: ADDH (模数转换器数据高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ADD15	ADD14	ADD13	ADD12	ADD11	ADD10	ADD9	ADD8
R	R	R	R	R	R	R	R

Bits 7~0 (ADD15~8): AD 数据缓冲区的高字节

AD 数据的格式取决于代码选项 ADFM。下表显示了在不同 ADFM 设置中数据的合理性。

ADFM		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
12 bits	0	ADDH				ADD11	ADD10	ADD9	ADD8	
		ADDL	ADD7	ADD6	ADD5	ADD4	ADD3	ADD2	ADD1	ADD0
	1	ADDH	ADD11	ADD10	ADD9	ADD8	ADD7	ADD6	ADD5	ADD4
		ADDL					ADD3	ADD2	ADD1	ADD0

### 6.1.62 Bank 0 R45 ADCVL (模数转换器比较低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ADCD7	ADCD6	ADCD5	ADCD4	ADCD3	ADCD2	ADCD1	ADCD0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (ADCD7~0): AD 比较的低字节数据。

用户应使用与 ADDH 和 ADDL 寄存器相同的数据格式。否则，AD 比较后会得到故障结果。

### 6.1.63 Bank 0 R46 ADCVH (模数转换器比较高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ADCD15	ADCD14	ADCD13	ADCD12	ADCD11	ADCD10	ADCD9	ADCD8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (ADCD15~8): AD 比较高字节数据

用户应使用与 ADDH 和 ADDL 寄存器相同的数据格式。否则，AD 比较后会得到故障结果。

#### 6.1.64 Bank 0 R47 ~ R4F (保留)

#### 6.1.65 Bank 1 R5 IOCR8 (I/O端口8控制寄存器)

0：将相对 I/O 引脚作为输出

1：将相对 I/O 引脚置于高阻态（默认）

#### 6.1.66 Bank 1 R6 IOCR9 (I/O端口9控制寄存器)

0：将相对 I/O 引脚作为输出

1：将相对 I/O 引脚置于高阻态（默认）

#### 6.1.67 Bank 1 R7 IOCRA (IO端口A控制寄存器)

0：将相对 I/O 引脚作为输出

1：将相对 I/O 引脚置于高阻态（默认）

#### 6.1.68 Bank 1 R8: P5PHCR (端口5上拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PH57	PH56	PH55	PH54	PH53	PH52	PH51	PH50
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (PH57):** 控制位用于使能 P57 引脚的上拉电阻

0：使能内部上拉电阻

1：禁止内部上拉（默认）

**Bit 6 (PH56):** 控制位用于使能 P56 引脚的上拉电阻

**Bit 5 (PH55):** 控制位用于使能 P55 引脚的上拉电阻

**Bit 4 (PH54):** 控制位用于使能 P54 引脚的上拉电阻

**Bit 3 (PH53):** 控制位用于使能 P53 引脚的上拉电阻

**Bit 2 (PH52):** 控制位用于使能 P52 引脚的上拉电阻

**Bit 1 (PH51):** 控制位用于使能 P51 引脚的上拉电阻

**Bit 0 (PH50):** 控制位用于使能 P50 引脚的上拉电阻

### 6.1.69 Bank 1 R9: P6PHCR (端口6上拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PH67	PH66	PH65	PH64	PH63	PH62	PH61	PH60
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (PH67):** 控制位用于使能 P67 引脚的上拉电阻（复位引脚）

- 0：使能内部上拉电阻
- 1：禁止内部上拉（默认）

**Bit 6 (PH66):** 控制位用于使能 P66 引脚的上拉电阻

**Bit 5 (PH65):** 控制位用于使能 P65 引脚的上拉电阻

**Bit 4 (PH64):** 控制位用于使能 P64 引脚的上拉电阻

**Bit 3 (PH63):** 控制位用于使能 P63 引脚的上拉电阻

**Bit 2 (PH62):** 控制位用于使能 P62 引脚的上拉电阻

**Bit 1 (PH61):** 控制位用于使能 P61 引脚的上拉电阻

**Bit 0 (PH60):** 控制位用于使能 P60 引脚的上拉电阻

### 6.1.70 Bank 1 RA: P789APHCR (端口7~A上拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	PALPH	P9HPH	P9LPH	P8HPH	P8LPH	P7HPH	P7LPH
0	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7:** 未使用，始终设为“0”。

**Bit 6 (PALPH):** 控制位用于使能端口 A 低半字节引脚的上拉电阻

- 0：使能内部上拉电阻
- 1：禁止内部上拉（默认）

**Bit 5 (P9HPH):** 控制位用于使能端口 9 高半字节引脚的上拉电阻

**Bit 4 (P9LPH):** 控制位用于使能端口 9 低半字节引脚的上拉电阻

**Bit 3 (P8HPH):** 控制位用于使能端口 8 高半字节引脚的上拉电阻

**Bit 2 (P8LPH):** 控制位用于使能端口 8 低半字节引脚的上拉电阻

**Bit 1 (P7HPH):** 控制位用于使能端口 7 高半字节引脚的上拉电阻

**Bit 0 (P7LPH):** 控制位用于使能端口 7 低半字节引脚的上拉电阻

### 6.1.71 Bank 1 RB: P5PLCR (端口5下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PL57	PL56	PL55	PL54	PL53	PL52	PL51	PL50
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (PL57):** 控制位用于使能 P57 引脚的下拉电阻

0: 使能内部上拉电阻

1: 禁止内部下拉 (默认)

**Bit 6 (PL56):** 控制位用于使能 P56 引脚的下拉电阻

**Bit 5 (PL55):** 控制位用于使能 P55 引脚的下拉电阻

**Bit 4 (PL54):** 控制位用于使能 P54 引脚的下拉电阻

**Bit 3 (PL53):** 控制位用于使能 P53 引脚的下拉电阻

**Bit 2 (PL52):** 控制位用于使能 P52 引脚的下拉电阻

**Bit 1 (PL51):** 控制位用于使能 P51 引脚的下拉电阻

**Bit 0 (PL50):** 控制位用于使能 P50 引脚的下拉电阻

### 6.1.72 Bank 1 RC: P6PLCR (端口6下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PL67	PL66	PL65	PL64	PL63	PL62	PL61	PL60
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (PL67):** 控制位用于使能 P67 引脚的下拉电阻

0: 使能内部上拉电阻

1: 禁止内部下拉 (默认)

**Bit 6 (PL66):** 控制位用于使能 P66 引脚的下拉电阻

**Bit 5 (PL65):** 控制位用于使能 P65 引脚的下拉电阻

**Bit 4 (PL64):** 控制位用于使能 P64 引脚的下拉电阻

**Bit 3 (PL63):** 控制位用于使能 P63 引脚的下拉电阻

**Bit 2 (PL62):** 控制位用于使能 P62 引脚的下拉电阻

**Bit 1 (PL61):** 控制位用于使能 P61 引脚的下拉电阻

**Bit 0 (PL60):** 控制位用于使能 P60 引脚的下拉电阻

### 6.1.73 Bank 1 RD: P789APLCR (端口7~A 下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	PALPL	P9HPL	P9LPL	P8HPL	P8LPL	P7HPL	P7LPL
0	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7:** 未使用，始终设为“0”。

**Bit 6 (PALPL):** 控制位用于使能端口 A 低半字节引脚的下拉电阻

0：使能内部上拉电阻

1：禁用内部下拉（默认）

**Bit 5 (P9HPL):** 控制位用于使能端口 9 高半字节引脚的下拉电阻

**Bit 4 (P9LPL):** 控制位用于使能端口 9 低半字节引脚的下拉电阻

**Bit 3 (P8HPL):** 控制位用于使能端口 8 高半字节引脚的下拉电阻

**Bit 2 (P8LPL):** 控制位用于使能端口 8 低半字节引脚的下拉电阻

**Bit 1 (P7HPL):** 控制位用于使能端口 7 高半字节引脚的下拉电阻

**Bit 0 (P7LPL):** 控制位用于使能端口 7 低半字节引脚的下拉电阻

### 6.1.74 Bank 1 RE: P5HDSCR (端口5高驱动/灌电流控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
H57	H56	H55	H54	H53	H52	H51	H50
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (H57~H50):** P57~P50 高驱动/灌电流控制位

0: 使能高驱动/灌

1: 禁止高驱动/灌（默认）

### 6.1.75 Bank 1 RF: P6HDSCR (端口6高驱动/灌电流控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
H67	H66	H65	H64	H63	H62	H61	H60
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (H67~H60):** P67~P60 高驱动/灌电流控制位

0: 使能高驱动/灌

1: 禁止高驱动/灌（默认）

### 6.1.76 Bank 1 R10: P789AHDSR (端口7~A高驱动/灌电流控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	PALHDS	P9HHDS	P9LHDS	P8HHDS	P8LHDS	P7HHDS	P7LHDS
0	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7:** 未使用，始终设为“0”。

**Bit 6 (PALHDS):** 控制位用于使能端口 A 低半字节引脚的高驱动/灌

0：使能高驱动/灌

1：禁止高驱动器/灌（默认）

**Bit 5 (P9HHDS):** 控制位用于使能端口 9 高半字节引脚的高驱动/灌

**Bit 4 (P9LHDS):** 控制位用于使能端口 9 低半字节引脚的高驱动/灌

**Bit 3 (P8HHDS):** 控制位用于使能端口 8 高半字节引脚的高驱动/灌

**Bit 2 (P8LHDS):** 控制位用于使能端口 8 低半字节引脚的高驱动/灌

**Bit 1 (P7HHDS):** 控制位用于使能端口 7 高半字节引脚的高驱动/灌

**Bit 0 (P7LHDS):** 控制位用于使能端口 7 低半字节引脚的高驱动/灌

### 6.1.77 Bank 1 R11: P5ODCR (端口5漏极开路控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OD57	OD56	OD55	OD54	OD53	OD52	OD51	OD50
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (OD57~OD50):** 漏极开路控制位

0：禁止漏极开路功能（默认）

1：使能漏极开路功能

### 6.1.78 Bank 1 R12: P6ODCR (端口6漏极开路控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OD67	OD66	OD65	OD64	OD63	OD62	OD61	OD60
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (OD67~OD60):** 漏极开路控制位

0：禁止漏极开路功能（默认）

1：使能漏极开路功能

### 6.1.79 Bank 1 R13: P789AODCR (端口7~A漏极开路控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	PALOD	P9HOD	P9LOD	P8HOD	P8LOD	P7HOD	P7LOD
0	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7:** 未使用，始终设为“0”。

**Bit 6 (PALOD):** 控制位用于使能端口 A 低半字节引脚的漏极开路

0: 禁止漏极开路功能（默认）

1: 使能漏极开路功能

**Bit 5 (P9HOD):** 控制位用于使能端口 9 高半字节引脚的漏极开路

**Bit 4 (P9LOD):** 控制位用于使能端口 9 低半字节引脚的漏极开路

**Bit 3 (P8HOD):** 控制位用于使能端口 8 高半字节引脚的漏极开路

**Bit 2 (P8LOD):** 控制位用于使能端口 8 低半字节引脚的漏极开路

**Bit 1 (P7HOD):** 控制位用于使能端口 7 高半字节引脚的漏极开路

**Bit 0 (P7LOD):** 控制位用于使能端口 7 低半字节引脚的漏极开路

### 6.1.80 Bank 1 R14: DeadTCR (死区时间控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	DEADTBE	DEADTAE	DEADTP1	DEADTP0
0	0	0	0	R/W	R/W	R/W	R/W

**Bits 7~4:** 未使用，始终设为“0”。

**Bit 3 (DEADTBE):** 使能 PWMB 和/ PWMB 的死区功能（双 PWM）

0: 禁止(默认)

1: 使能

**Bit 2 (DEADTAE):** 使能 PWMA 和/ PWMA 的死区时间功能（双 PWM）

0: 禁止(默认)

1: 使能

**Bits 1~0 (DEADTP1~DEADTP0):** 死区时间预分频器

DEADTP1	DEADTP0	预分频器
0	0	1:1 (默认)
0	1	1:2
1	0	1:4
1	1	1:8

**注意**

死区功能仅适用于双PWM。如果使用单个PWM（非双PWM），则死区时间功能保持禁用状态。

### 6.1.81 Bank 1 R15: DeadTR (死区时间寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DEADTR7	DEADTR6	DEADTR5	DEADTR4	DEADTR3	DEADTR2	DEADTR1	DEADTR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (DEADTR7~0):** 寄存器的内容是死区时间

### 6.1.82 Bank 1 R16: PWMSCR (PWM源时钟控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	DEADS	-	-	PWMB5	PWMA5
0	0	0	R/W	0	0	R/W	R/W

**Bits 7~5:** 未使用，始终设为“0”。

**Bit 4 (DEADS):** 死区时间计时器的时钟选择

0: Fs (默认)

1: Fm

**Bits 3~2:** 未使用，始终设为“0”。

**Bit 1 (PWMB5):** PWMB 定时器的时钟选择

0: Fs (默认)

1: Fm

**Bit 0 (PWMA5):** PWMA 定时器的时钟选择

0: Fs (默认)

1: Fm

### 6.1.83 Bank 1 R17: PWMACR (PWMA控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWMAE	IPWMAE	PWMAA	IPWMAA	TAEN	TAP2	TAP1	TAP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (PWMAE):** PWMA 使能位

0: 禁止(默认)

1: 使能. 复合引脚用作 PWMA 引脚

**Bit 6 (IPWMAE):** 反向 PWMA 使能位

0: 禁止 (默认)

1: 使能。复合引脚用作 / PWMA 引脚

**Bit 5 (PWMAA):** PWMA 的有效电平

0: 占空比为死区时间逻辑 1 (默认)

1: 占空比为死区时间逻辑 0

**Bit 4 (IPWMAA):** 反向 PWMA 的有效电平

0: 周期占空比为逻辑 1 (默认)

1: 周期占空比为逻辑 0

**Bit 3 (TAEN):** TMRA 使能位。所有 PWM 功能仅在该位置位时有效

0 = TMRA 关闭 (默认)

1 = TMRA 开启

PWMxE	TxEEN	功能描述
0	0	不用作 PWM 功能; I/O 引脚或其他功能引脚。
0	1	定时器功能; I/O 引脚或其他功能引脚。
1	0	PWM 功能, 波形保持在无效水平。
1	1	PWM 功能, 正常 PWM 输出波形。

\*x = A, B

**Bits 2~0 (TAP2~TAP0):** TMRA 时钟预分频器选项位

TAP2	TAP1	TAP0	Prescaler
0	0	0	1:1 (默认)
0	0	1	1:2
0	1	0	1:4
0	1	1	1:8
1	0	0	1:16
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

#### 6.1.84 Bank 1 R18: PRDAL (PWMA期间的低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PRDA7	PRDA6	PRDA5	PRDA4	PRDA3	PRDA2	PRDA1	PRDA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (PRDA7~ PRDA 0):** 寄存器的内容是 PWMA 周期的低字节

**注意**  
更新PRDAL寄存器后，将重新加载PWMA占空比/周期。

#### 6.1.85 Bank 1 R19: PRDAH (PWMA期间的高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	PRDA9	PRDA8
0	0	0	0	0	0	R/W	R/W

**Bits 7~0 (PRDA9~ PRDA 8):** 寄存器的内容是 PWMA 周期的高字节

#### 6.1.86 Bank 1 R1A: DTAL (PMWA占空比的低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DTA7	DTA6	DTA5	DTA4	DTA3	DTA2	DTA1	DTA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (DTA7~ DTA0):** 寄存器的内容是 PWMA 占空比的低字节

### 6.1.87 Bank 1 R1B: DTAH (PMWA 占空比的高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	DTA9	DTA8
0	0	0	0	0	0	R/W	R/W

Bits 7~0 (DTA9~ DTA 8): 寄存器的内容是 PWMA 占空比的高字节

### 6.1.88 Bank 1 R1C: TMRAL (定时器A的低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TMRA7	TMRA6	TMRA5	TMRA4	TMRA3	TMRA2	TMRA1	TMRA0
R	R	R	R	R	R	R	R

Bits 7~0 (TMRA7~ TMRA 0): 寄存器的内容是正在计数的 PWMA 定时器的低字节。这是只读的。

### 6.1.89 Bank 1 R1D: TMR AH (定时器A的高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	TMRA9	TMRA8
0	0	0	0	0	0	R	R

Bits 7~0 (TMRA9~ TMRA 8): 寄存器的内容是正在计数的 PWMA 定时器的高字节。这是只读的。

### 6.1.90 Bank 1 R1E: PWMB CR (PWMB 控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWMBE	IPWMBE	PWMBA	IPWMBA	TBEN	TBP2	TBP1	TBP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bit 7 (PWMBE):** PWMB 使能位

- 0: 禁止 (默认)
- 1: 使能. 复合引脚用作 PWMB 引脚

**Bit 6 (IPWMBE):** 反向 PWMB 使能位

- 0: 禁止 (默认)
- 1: 使能. 复合引脚用作 / PWMB 引脚

**Bit 5 (PWMBA):** PWMB 的有效电平

- 0: 占空比为逻辑 1 (默认)
- 1: 占空比为逻辑 0

**Bit 4 (IPWMB):** 反向 PWMB 的有效电平

0 : 周期占空比为逻辑 1 (默认)

1 : 周期占空比为逻辑 0

**Bit 3 (TBEN):** TMRB 使能位。所有 PWM 功能仅在该位置位时有效

0 : TMRB 关闭 (默认)

1 : TMRB 开启

**Bits 2~0 (TBP2~TBP0):** TMRB 时钟预分频器选项位

TBP2	TBP1	TBP0	预分频器
0	0	0	1:1 (默认)
0	0	1	1:2
0	1	0	1:4
0	1	1	1:8
1	0	0	1:16
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

#### 6.1.91 Bank 1 R1F: PRDBL (PWMB周期的低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PRDB7	PRDB6	PRDB5	PRDB4	PRDB3	PRDB2	PRDB1	PRDB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (PRDB7~ PRDB 0):** 寄存器的内容是 PWMB 周期的低字节。

**注意**

更新PRDBL寄存器时，将重新加载PWMB占空比/周期。

#### 6.1.92 Bank 1 R20: PRDBH (PWMB周期的高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	PRDB9	PRDB8
0	0	0	0	0	0	R/W	R/W

**Bits 7~0 (PRDB9~ PRDB 8):** T 寄存器的内容是 PWMB 周期的高字节。

### 6.1.93 Bank 1 R21: DTBL (PMWB占空比的低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DTB7	DTB6	DTB5	DTB4	DTB3	DTB2	DTB1	DTB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (DTB7~ DTB 0): 寄存器的内容是 PWMB 占空比的低字节

### 6.1.94 Bank 1 R22: DTBH (PMWB占空比的高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	DTB9	DTB8
0	0	0	0	0	0	R/W	R/W

Bits 7~0 (DTB9~ DTB 8): 寄存器的内容是 PWMB 占空比的高字节

**注意**  
死区时间寄存器中的值必须小于占空比寄存器中的值，以防止两个PWM输出上的意外行为。

### 6.1.95 Bank 1 R23: TMRBL (定时器B的低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TMRB7	TMRB6	TMRB5	TMRB4	TMRB3	TMRB2	TMRB1	TMRB0
R	R	R	R	R	R	R	R

Bits 7~0 (TMRB7~ TMRB 0): 寄存器的内容是正在计数的 PWMB 定时器的低字节。这是只读的。

### 6.1.96 Bank 1 R24: TMRBH (定时器B的高字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	TMRB9	TMRB8
0	0	0	0	0	0	R	R

Bits 7~0 (TMRB9~ TMRB 8): 寄存器的内容是正在计数的 PWMB 定时器的高字节。这是只读的。

### 6.1.97 Bank 1 R25 ~ R39: (保留)

### 6.1.98 Bank 1 R40: WCR and EECR1 (监视定时器和EEPROM控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WTE	WTSSB1	WTSSB0	-	-	-	RD	WR
R/W	R/W	R/W	0	0	0	R/W	R/W

**Bit 7 (WTE):** 监视定时器使能位

0: 禁止

1: 使能

**Bits 6~5 (WTSSB1~WTSSB0):** 监视定时器间隔选择位

WTSSB1	WTSSB0	定时器间隔选择位	定时器间隔选择位 (LXT3 = 32.768kHz)
0	0	32768 / Fs	1.0s
0	1	16384 / Fs	0.5s
1	0	8192 / Fs	0.25s
1	1	128 / Fs	3.91ms

**注意:** 钟表定时器的时钟源来自副IRC或32.768kHz晶振。

**Bits 4~2:** 未使用，始终设为“0”。

**Bit 1(RD):** 读取控制位

0: 不要执行 EEPROM 读取

1: 读取 EEPROM 内容 (RD 可以通过软件设置。当读取指令完成时，RD 将被硬件清除。)

**Bit 0 (WR):** 写控制位

0: 完成对 EEPROM 的写周期。

1: 启动写周期 (WR 可由软件设置。写周期完成后，WR 将由硬件清零)。

### 6.1.99 Bank 1 R41: EECR2 (EEPROM 控制寄存器2)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EEWE	EEDF	EEPC	-	-	-	-	-
R/W	F	R/W	0	0	0	0	0

**Bit 7 (EEWE):** EEPROM 写使能位

0: 禁止写入 EEPROM

1: 允许 EEPROM 写周期

**Bit 6 (EEDF):** EEPROM 检测标志

0 : 写周期完成

1 : 写周期未完成

**Bit 5 (EEPC):** EEPROM 掉电控制位

0 : EEPROM 的切换

1 : EEPROM 正在运行

**Bits 4~0:** 未使用，始终设为“0”。

### 6.1.100 Bank 1 R42: EERA (EEPROM 地址)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EERA7	EERA6	EERA5	EERA4	EERA3	EERA2	EERA1	EERA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (EERA7~EERA0):** EEPROM 地址寄存器

### 6.1.101 Bank 1 R43: EERD (EEPROM 数据)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EERD7	EERD6	EERD5	EERD4	EERD3	EERD2	EERD1	EERD0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (EERD7~EERD0):** EEPROM 数据寄存器。

### 6.1.102 Bank 1 R44: FLKR (表写入使用的闪存密钥寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FLK[7]	FLK[6]	FLK[5]	FLK[4]	FLK[3]	FLK[2]	FLK[1]	FLK[0]
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

该表写入 IAP 模式操作使用该 FLKR 寄存器。当特定值被写入该寄存器时，例如 0xB4，产生 IAP 使能信号。该寄存器旨在确保闪存更新发生 IAP 操作。

### 6.1.103 Bank 1 R45: TBPTL (表点低寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TB7	TB6	TB5	TB4	TB3	TB2	TB1	TB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

**Bits 7~0 (TB7~TB0):** 表点地址位

#### 6.1.104 Bank 1 R46: TBPTH (表点高位寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
HLB	RDS	-	TB12	TB11	TB10	TB9	TB8
R/W	R/W	0	R/W	R/W	R/W	R/W	R/W

**Bit 7 (HLB):** 获取 TPBTH 和 TPBTL 寻址的 Flash ROM 的高字节或低字节内容。

RDS	HLB	读取寄存器数据值描述
0	0	读取低字节
0	1	读取高字节

**Bit 6 (RDS):** ROM 数据选择位，读取机器代码信息选择。

0：ROM 数据（必须始终为 0）

**Bit 5:** 未使用，始终设为“0”。

**Bits 4 ~0 (TB12~TB8):** 表点地址位 12~8.

#### 6.1.105 Bank 1 R47: STKMON (堆栈指针)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STOV	-	-	-	STL3	STL2	STL1	STL0
R	0	0	0	R	R	R	R

**Bit 7 (STOV):** 堆栈指针溢出指示位。只读。

**Bits 3~0 (STL3~ STL 0):** 堆栈指针号。只读.

#### 6.1.106 Bank 1 R48: PCH (程序计数器高)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	PC12	PC11	PC10	PC9	PC8
0	0	0	R/W	R/W	R/W	R/W	R/W

**Bits 7~5:** 未使用，始终设为“0”。

**Bits 4~0 (PC12~PC8):** 程序计数器的高字节.

### 6.1.107 Bank 1 R49: LVDCR (低压检测控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
LVDEN	-	LVDS1	LVDS0	LVDB	-	-	-
R/W	0	R/W	R/W	R	0	0	0

**Bit 7 (LVDEN):** 低压检测器使能位

0: 禁止低压检测器

1: 使能低压检测器

**Bits 5~4 (LVDS1~LVDS0):** 低压检测器电平位。

LVDEN	LVDS1, LVDS0	LVD 电压中断电平	LVDB
1	11	VDD < 2.2V	0
		VDD > 2.4V	1
1	10	VDD < 3.3V	0
		VDD > 3.5V	1
1	01	VDD < 4.0V	0
		VDD > 4.2V	1
1	00	VDD < 4.5V	0
		VDD > 4.7V	1
0	XX	NA	1

**Bit 3 (LVDB):** 低压检测器状态位。这是一个只读位。当 VDD 引脚电压低于 LVD 电压中断电平（由 LVDS1~LVDS0 选择）时，该位清零。

0: 检测到低电压。

1: 未检测到低电压或 LVD 功能被禁止

**Bits 6, 2~0:** 未使用，始终设为“0”。

### 6.1.108 Bank 1 R4D TBWCR (表写控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	-	-	IAPEN
0	0	0	0	0	0	0	R/W

**Bits 7~1:** 未使用，始终设为“0”。

**Bit 0 (IAPEN):** IAP 使能位

0: IAP 模式禁止

1: IAP 模式使能

**6.1.109 Bank 1 R4E: TBWAL (表写开始地址低字节)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TBWA[7]	TBWA[6]	TBWA[5]	TBWA[4]	TBWA[3]	TBWA[2]	TBWA[1]	TBWA[0]
R/W	R/W	R/W	R	R	R	R	R

**Bits 7~0 (TBWA[7]~TBWA[0]):** 表写入星形地址位 7~0，TBWA [4] ~TBWA [0]始终固定为“0”。

**6.1.110 Bank 1 R4F: TBWAH (表写开始地址高字节)**

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	TBWA[12]	TBWA[11]	TBWA[10]	TBWA[9]	TBWA[8]
0	0	0	R/W	R/W	R/W	R/W	R/W

**Bits 7~5:** 始终固定为 0( 只读)

**Bits 4~0 (TBWA[12]~TBWA[8]):** 表写地址位 12~8.

※注意:

ROM 代码缓冲区 (开始)	表写 ROM 地址 (目标)
BANK3 0x80	[TBWA] 低字节(Bits 7~0)
BANK3 0x81	[TBWA] 高字节(Bits 15~8)
BANK3 0x82	[TBWA+1] 低字节(Bits 7~0)
BANK3 0x83	[TBWA+1] 高字节(Bits 15~8)
⋮	⋮
BANK3 0XBE	[TBWA+31] 低字节(Bits 7~0)
BANK3 0XBF	[TBWA+31] 高字节(Bits 15~8)

### 6.1.133 Bank 2 R5~R46: (保留)

### 6.1.134 Bank 2 R47 LOCKPR (锁定页码寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
LOCKPR7	LOCKPR6	LOCKPR5	LOCKPR4	LOCKPR3	LOCKPR2	LOCKPR1	LOCKPR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7~0 (LOCKPR7~ LOCKPR0): 锁定页码

### 6.1.135 Bank 2 R48 LOCKCR (锁定控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
LOCKEN	-	-	-	-	-	-	-
R/W	0	0	0	0	0	0	0

Bit 7 (LOCKEN): 增强保护控制位

1: 使能

0: 禁止(默认)

Bits 6~0: 未使用，始终设为“0”。

### 6.1.136 R50~R7F, Banks 0~3 R80~RFF

所有这些都是 8 位通用寄存器。

## 6.2 TCC/WDT和预分频器

有两个 8 位计数器可用作 TCC 和 WDT 的预分频器。TCCCR 寄存器的 TPSR0~TPSR2 位用于确定 TCC 预分频比。同样，WDTCR 寄存器的 WPSR0~WPSR2 位用于确定 WDT 的预分频器。每次将预分频器计数器写入 TCC 时，它们将被指令清零。WDT 将由“WDTC”和“SLEP”指令清零。图 6-4 描述了 TCC / WDT 的电路图。

TCCD 是一个 8 位定时器/计数器。TCC 的时钟源可以是内部时钟或外部信号输入（可从 TCC 引脚选择边沿）。如果 TCC 信号源来自内部时钟，则 TCC 将在每个指令周期增加 1（无预分频器）。如果 TCC 信号源来自外部时钟输入，TCC 将在 TCC 引脚的每个下降沿或上升沿增加 1。TCC 引脚输入时间长度（保持高电平或低电平）必须大于 1CLK。

如果 TCC 信号源来自内部时钟，则 TCC 将在休眠模式发生时停止运行。

如果 TCC 信号源来自外部时钟，则在发生休眠模式时，TCC 引脚的每个下降沿或上升沿都会增加 1。

看门狗定时器是一个自由运行的片内 RC 振荡器。即使在振荡器驱动器关闭后（即处于休眠模式），WDT 仍将继续运行。在正常操作或睡眠模式期间，WDT 超时（如果使能）将导致器件复位。通过软件编程，可以在正常模式下随时使能或禁止 WDT。请参考 WDTCR 寄存器的 WDTE 位。如果没有预分频器，WDT 超时周期约为 16.5 ms（一个振荡器起振定时器周期）。





图 6-4 TCC 和 WDT 的框图

## 6.3 I/O 端口

I/O 寄存器，端口 5~端口 A 是双向三态 I/O 端口。所有都可以通过软件上拉或下拉。此外，它们还可以通过软件实现开漏输出和高灌/驱动设置。端口 5~A 具有唤醒和中断功能。此外，端口 5~A 还具有输入状态改变中断功能。每个 I/O 引脚可由 I/O 控制寄存器（IOCR5~IOOCRA）定义为“输入”或“输出”引脚。





注意: 图中未显示上拉(下)和开漏。

图 6-6 INT 的 I/O 端口和 I/O 控制寄存器电路






图 6-8 具有输入变化中断/唤醒的 I/O 端口 5~8 的框图

**表 2 使用端口 5~8 输入改变了唤醒/中断功能**

使用端口5~8输入状态改变了唤醒/中断	
(I) 唤醒	(II) 唤醒和中断
(a) SLEEP 前	(a) SLEEP 前
1. 禁止WDT	1. 禁止WDT
2. 读I/O端口 (MOV R6,R6)	2. 读I/O端口 (MOV R6,R6)
3. 执行“ENI”或“DISI”	3. 执行“ENI”或“DISI”
4. 使能唤醒位 (设置ICWKP <sub>x</sub> * = 1) * x = 8~5	4. 使能唤醒位 (设置ICWKP <sub>x</sub> * = 1) * x = 8~5
5. 执行“SLEEP”指令	5. 使能中断 (Set ICIE =1)
(b) 唤醒后	6. 执行“SLEEP”指令
→ 下一条指令	(b) After wake-up
	1.若 "ENI" →中断向量 (0004H)
	2. 若 "DISI" → 下一条指令

## 6.4 复位和唤醒

### 6.4.1 复位

复位由以下事件之一启动-

- (1) 上电复位.
- (2) /RESET 引脚输入“低”
- (3) WDT 超时（如果使能）。
- (4) 软件复位（指令“RESET”）

器件保持在 RESET 状态约一段时间。检测到复位后 16ms（一个振荡器起振定时器周期）。如果/Reset 引脚变为“低电平”或 WDT 超时有效，则产生复位，在 IRC 模式下，复位时间为 WSTO 和 8/32 时钟，高 XTAL 模式复位时间为 WSTO 和 510 个时钟。在低 XTAL 模式下，复位时间为 WSTO 和 510 个时钟（Fs）。一旦发生 RESET，就会执行以下功能。

参考图 6-9.

- 振荡器正在运行，或将启动。
- 程序计数器（R2）设置为全“0”。
- 所有 I/O 端口引脚均配置为输入模式（高阻态）。
- 看门狗定时器和预分频器被清零。
- 控制寄存器的位在表 3 中设置。

通过执行“SLEP”指令来置位休眠（掉电）模式。进入睡眠模式时，WDT（如果使能）被清除但继续运行。产生唤醒后，在 IRC 模式下，唤醒时间为 WSTO 和 8/32 时钟。高 XTAL 模式唤醒时间为 WSTO 和 510 个时钟。在低 XTAL 模式下，唤醒时间为 WSTO 和 510 个时钟（Fs）。控制器可以通过以下方式唤醒：

- (1) 外部复位输入在 /RESET 引脚
- (2) WDT 超时(若使能)
- (3) 外部 (INT) 引脚更改 (如果 INTWE 使能)
- (4) 端口输入状态改变(如果 ICWKP<sub>x</sub> 使能)
- (5) SPI 作为从器件时 SPI 接收数据（如果 SPIWK 使能）
- (6) I2C 作为从器件时 I2C 接收数据（如果 I2CWK 使能）)
- (7) A/D 转换完成（如果 ADWK 使能）。
- (8) 发生 TCC 计数器模式溢出（如果 TCIE 使能）

前两种情况会导致 EM88F758N 复位。R3 的 T 和 P 标志可用于确定复位源(唤醒)。情况 3~8 被认为是程序执行的继续，全局中断(正在执行“ENI”或“DISI”)决定控制器在唤醒后是否转移到中断向量。如果在 SLEP 之前执行 ENI，则唤醒后指令将从地址 0x02~0x40 开始执行。如果在 SLEP 之前执行 DISI，则唤醒后执行将从 SLEP 旁边的指令重新开始。在进入休眠模式之前，只能启用案例 3 到 7 中的一个。也就是，

- [a] 如果在 SLEP 之前使能 WDT，则只能通过情况 1 或情况 2 唤醒 EM88F758N。有关详细信息，请参见中断部分。
- [b] 如果使用外部(INT0, INT1)引脚更改来唤醒 EM88F758N 并且在 SLEP 之前使能 EXWE 位，则必须禁止 WDT。因此，EM88F758N 只能通过情况 3 唤醒。
- [c] 如果使用端口输入状态改变来唤醒 EM88F758N 并在 SLEP 之前使能相应的唤醒设置，则必须禁止 WDT。因此，EM88F758N 只能通过情况 4 唤醒。
- [d] 当 SPI 作为从器件时，在接收数据后，在 SLEP 之前会唤醒 EM88F758N 和 Bank 0 R11 寄存器的 SPIWK 位，必须通过软件禁止 WDT。因此，EM88F758N 只能通过情况 5 唤醒。
- [e] 当 I2C 作为从器件时，当接收到数据后，在 SLEP 之前会唤醒 Bank 0 R11 寄存器的 EM88F758N 和 I2CWK 位，WDT 必须由软件禁止。因此，EM88F758N 只能通过情况 6 唤醒。
- [f] 如果 AD 转换完成用于唤醒 EM88F758N 并且在 SLEP 之前使能 Bank0 R10 寄存器的 ADWK 位，则必须通过软件禁止 WDT。因此，EM88F758N 只能通过案例 7 唤醒。
- [g] 当 TCC 计数器模式使用外部信号发生溢出时，用来唤醒在 SLEP 之前使能了 Bank 0 R1B 寄存器的 EM88F758N 和 TCIE 位，WDT 必须通过软件禁止。因此，EM88F758N 只能通过案例 8 唤醒。

表 3 各种唤醒模式和中断模式如下所示:

唤醒信号	条件信号	休眠模式		空闲模式		低速模式		正常模式		
		DISI	ENI	DISI	ENI	DISI	ENI	DISI	ENI	
外部 INT	INTWK = 0, EXIE = 0	INT 引脚禁止								
	INTWK = 0, EXIE = 1	唤醒无效				下一条指令	中断 +	下一条指令	中断 +	中断向量
	INTWK = 1, EXIE = 0	INT 引脚禁止								
	INTWK = 1, EXIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
TCC INT	TCIE = 0	唤醒无效				中断无效				
	TCIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
PWMA/B (当时器 A / B 匹配 PRD A / B 时)	PWMxPIE = 0	唤醒无效				中断无效				
	PWMxPIE = 1	唤醒无效		唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
PWMA/B (当时器 A / B 匹配 DT A/B)	PWMxDIE = 0	唤醒无效				中断无效				
	PWMxDIE = 1	唤醒无效		唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
TC1/2/3 中断 (用作定时器)	TC1/2/3IE = 0	唤醒无效		唤醒无效.		中断无效		中断无效		
	TC1/2/3IE = 1			唤醒 +	唤醒 +	下一条指令	中断 +	下一条指 令	中断 +	中断向量
TC1/2/3 中断 (用作计数器)	TC1/2/3IE = 0	唤醒无效		唤醒无效		中断无效		中断无效		
	TC1/2/3IE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
Watch 定时器	WTIE = 0	唤醒无效		唤醒无效		中断无效		中断无效		
	WTIE = 1			Wake up +	唤醒 +	下一条指 令	中断 +	下一条指令	中断 +	中断向量



唤醒信号	条件信号	休眠模式		空闲模式		低速模式		正常模式		
		DISI	ENI	DISI	ENI	DISI	ENI	DISI	ENI	
引脚更改 INT	WKPxH/L = 0, PxICIE = 0	唤醒无效				中断无效				
	WKPxH/L = 0, PxICIE = 1	唤醒无效				下一条指令	中断 +	下一条指令	中断 +	中断向量
	WKPxH/L = 1, PxICIE = 0	唤醒 +				中断无效				
	WKPxH/L = 1, PxICIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
低压检测器 INT	LVDWK = 0 LVDIE = 0	唤醒无效				中断无效				
	LVDWK = 0 LVDIE = 1	唤醒无效				下一条指令	中断 +	下一条指令	中断 +	中断向量
	LVDWK = 1 LVDIE = 0	唤醒 +		唤醒 +		中断无效				
	LVDWK = 1 LVDIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
AD INT	ADWK = 0, ADIE = 0	唤醒无效				中断无效				
	ADWK = 0, ADIE = 1	唤醒无效				下一条指令	中断 +	下一条指令	中断 +	中断向量
	ADWK = 1, ADIE = 0	唤醒 +				中断无效				
	ADWK = 1, ADIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指令	中断 +	中断向量
I2C (从模式)	I2CWK = 0, I2CxIE = 0	唤醒无效				I2C 不能用		中断无效		
	I2CWK = 0, I2CxIE = 1	唤醒无效				I2C 不能用		下一条指令	中断 +	中断向量
	I2CWK = 1, I2CxIE = 0	唤醒+ 下一条指令				I2C 不能用		中断无效		
	I2CWK = 1, I2CxIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	I2C 不能用		下一条指令	中断 +	中断向量
		下一条指令	中断向量	下一条指令	中断向量					

唤醒信号	条件信号	休眠模式		空闲模式		低速模式		正常模式		
		DISI	ENI	DISI	ENI	DISI	ENI	DISI	ENI	
SPI (从模式)	SPIWK = 0, SPIIE = 0	唤醒无效				中断无效				
	SPIWK = 0, SPIIE = 1	唤醒无效				下一条指令	中断 +	下一条指 令	中断 +	中断向 量
	SPIWK = 1, SPIIE = 0	唤醒 +				中断无效				
	SPIWK = 1, SPIIE = 1	唤醒 +	唤醒 +	唤醒 +	唤醒 +	下一条指令	中断 +	下一条指 令	中断 +	中断向 量
WDT 超时		RESET	RESET	RESET	RESET	RESET	RESET	RESET	RESET	

唤醒后:

1. 若中断使能 → 中断+ 下一条指令
2. 若中断禁止 → 下一条指令

#### 6.4.2 状态寄存器的 RST，T 和 P 的状态

RESET 条件由以下事件启动：

1. 上电条件,
2. 一个高 - 低 - 高脉冲/ RESET 引脚
3. 看门狗定时器超时

表 5 中列出的 T 和 P 值用于检查处理器如何唤醒。表 6 显示了可能影响 T 和 P 状态的事件。

**表 5 RESET 后 RST, T 和 P 的值**

复位类型	T	P
上电	1	1
/ RESET在运行模式下	*P	*P
/ RESET在休眠模式下唤醒	1	0
操作模式下的WDT	0	*P
WDT在休眠模式下唤醒	0	0
在休眠模式下唤醒引脚	1	0

\*P: 复位前的上一状态

**表 6 受事件影响的 T 和 P 现状**

事件	T	P
上电	1	1
WDTC指令	1	1
WDT超时	0	*P
SLEP指令	1	0
在休眠模式下唤醒引脚	1	0

\*P: 复位前的上一个值




图 6-9 控制器复位框图

表 4 寄存器初始化值汇总

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x00	R0 (IAR)	位名称	IAR7	IAR6	IAR5	IAR4	IAR3	IAR2	IAR1	IAR0
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x01	R1 (BSR)	位名称	-	-	SBS1	SBS0	-	-	GBS1	GBS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	P	P	0	0	P	P
0x02	R2 (PCL)	位名称	-	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x03	R3 (SR)	位名称	INT	N	OV	T	P	Z	DC	C
		上电	0	U	U	1	1	U	U	U
		/RESET 和 WDT	0	P	P	t	t	P	P	P
		从休眠/空闲中唤醒	P	P	P	t	t	P	P	P
0x04	R4 (RSR)	位名称	RSR7	RSR6	RSR5	RSR4	RSR3	RSR2	RSR1	RSR0
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x05	Bank 0, R5 (Port 5)	位名称	P57	P56	P55	P54	P53	P52	P51	P50
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x06	Bank 0, R6 (Port 6)	位名称	P67	P66	P65	P64	P63	P62	P61	P60
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P



地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x07	Bank 0, R7 (Port 7)	位名称	P77	P76	P75	P74	P73	P72	P71	P70
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x08	Bank 0, R8 (Port 8)	位名称	P87	P86	P85	P84	P83	P82	P81	P80
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x09	Bank 0, R9 (Port 9)	位名称	P97	P96	P95	P94	P93	P92	P91	P90
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x0A	Bank 0, RA (Port A)	位名称	-	-	-	-	-	-	PA1	PA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	0	0	P
0x0B	Bank 0, RB (IOCR5)	位名称	IOC57	IOC56	IOC55	IOC54	IOC53	IOC52	IOC51	IOC50
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x0C	Bank 0, RC (IOCR6)	位名称	IOC67	IOC66	IOC65	IOC64	IOC63	IOC62	IOC61	IOC60
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0x0D	Bank 0, RD (IOCR7)	位名称	IOC77	IOC76	IOC75	IOC74	IOC73	IOC72	IOC71	IOC70
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0E	Bank 0, RE (OMCR)	位名称	CPUS	IDLE	-	-	-	RCM2	RCM1	RCM0
		上电	Code option (HLFS)	1	0	0	0	Code option (RCM2)	Code option (RCM1)	Code option (RCM0)
		/RESET 和 WDT	Code option (HLFS)	1	0	0	0	C	C	C
		从休眠/空闲中唤醒	P	P	0	0	0	P	P	P
0x0F	Bank 0, RF EIESCR	位名称	-	-	-	-	EIES1	EIES0	-	-
		上电	0	0	0	0	1	1	0	0
		/RESET 和 WDT	0	0	0	0	1	1	0	0
		从休眠/空闲中唤醒	0	0	0	0	P	P	0	0
0x10	Bank 0, R10 (WUCR1)	位名称	-	-	LVDWK	ADWK	INT1WK	INT0WK	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	P	P	P	P	0	0
0x11	Bank 0, R11 WUCR2	位名称	-	-	-	-	SPIWK	I2CWK	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	P	P	0	0
0x12	Bank 0, R12 WUCR3	位名称	ICWKP8	ICWKP7	ICWKP6	ICWKP5	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	0	0	0	0
0x14	Bank 0, R14 SFR1	位名称	-	-	LVDSF	ADSF	EXSF1	EXSF0	WTSF	TCSF
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X15	Bank 0, R15 SFR2	位名称	-	-	-	-	-	TC3SF	TC2SF	TC1SF
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	0	P	P
0X16	Bank 0, R16 SFR3	位名称	-	-	-	-	PWMB PSF	PWMBDS F	PWMA P SF	PWMA D SF
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	P	P	P
0X17	Bank 0, R17 SFR4	位名称	P8ICSF	P7ICSF	P6ICSF	P5ICSF	SPISF	I2CSTP SF	I2CRSF	I2CTSF
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X19	Bank 0, R19 SFR6	位名称	SHSF	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	0	0	0	0	0	0	0
0X1B	Bank 0, R1B IMR1	位名称	-	-	LVDIE	ADIE	EXIE1	EXIE0	WTIE	TCIE
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	P	P	P	P	P	P
0X1C	Bank 0, R1C IMR2	位名称	-	-	-	-	-	TC3IE	TC2IE	TC1IE
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	0	P	P
0X1D	Bank 0, R1D IMR3	位名称	-	-	-	-	PWMB P IE	PWMBD IE	PWMA P IE	PWMA D IE
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X1E	Bank 0, R1E IMR4	位名称	P8ICIE	P7ICIE	P6ICIE	P5ICIE	SPIIE	I2CSTP IE	I2CRIE	I2CTIE
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X20	Bank 0, R20 IMR6	位名称	SHIE	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	0	0	0	0	0	0	0
0X21	Bank 0, R21 WDTCR	位名称	WDTE	-	-	-	PSWE	WPSR2	WPSR1	WPSR0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	0	0	0	P	P	P	P
0X22	Bank 0, R22 TCCCR	位名称	-	TCCS	TS	TE	PSTE	TPSR2	TPSR1	TPSR0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	P	P	P	P	P	P	P
0X23	Bank 0, R23 TCCD	位名称	TCC7	TCC6	TCC5	TCC4	TCC3	TCC2	TCC1	TCC0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X24	Bank 0, R24 TC1CR1	位名称	TC1S	TC1RC	TC1SS1	TC1 MOD	TC1FF	TC1MOS	TC1IS1	TC1IS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X25	Bank 0, R25 TC1CR2	位名称	TC1M2	TC1M1	TC1M0	TC1SS0	TC1CK3	TC1CK2	TC1CK1	TC1CK0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X26	Bank 0, R26 TC1DA	位名称	TC1DA7	TC1DA6	TC1DA5	TC1DA4	TC1DA3	TC1DA2	TC1DA1	TC1DA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X27	Bank 0, R27 TC1DB	位名称	TC1DB7	TC1DB6	TC1DB5	TC1DB4	TC1DB3	TC1DB2	TC1DB1	TC1DB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X28	Bank 0, R28 TC2CR1	位名称	TC2S	TC2RC	TC2SS1	-	TC2FF	TC2MOS	TC2IS1	TC2IS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	0	P	P	P	P
0X29	Bank 0, R29 TC2CR2	位名称	TC2M2	TC2M1	TC2M0	TC2SS0	TC2CK3	TC2CK2	TC2CK1	TC2CK0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X2A	Bank 0, R2A TC2DA	位名称	TC2DA7	TC2DA6	TC2DA5	TC2DA4	TC2DA3	TC2DA2	TC2DA1	TC2DA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X2B	Bank 0, R2B TC2DB	位名称	TC2DB7	TC2DB6	TC2DB5	TC2DB4	TC2DB3	TC2DB2	TC2DB1	TC2DB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X2C	Bank 0, R2C TC3CR1	位名称	TC3S	TC3RC	TC3SS1	-	TC3FF	TC3MOS	TC3IS1	TC3IS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	0	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X2D	Bank 0, R2D TC3CR2	位名称	TC3M2	TC3M1	TC3M0	TC3SS0	TC3CK3	TC3CK2	TC3CK1	TC3CK0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X2E	Bank 0, R2E TC3DA	位名称	TC3DA7	TC3DA6	TC3DA5	TC3DA4	TC3DA3	TC3DA2	TC3DA1	TC3DA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X2F	Bank 0, R2F TC3DB	位名称	TC3DB7	TC3DB6	TC3DB5	TC3DB4	TC3DB3	TC3DB2	TC3DB1	TC3DB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X30	Bank 0, R30 I2CCR1	位名称	Strobe/P end	IMS	ISS	STOP	SAR_EM PTY	ACK	FULL	EMPTY
		上电	0	0	0	0	1	0	0	1
		/RESET 和 WDT	0	0	0	0	1	0	0	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X31	Bank 0, R31 I2CCR2	位名称	I2CBF	GCEN	I2COPT	BBF	I2CTS2	I2CTS1	I2CTS0	I2CEN
		上电	0	0	Code option (I2COPT)	0	0	0	0	0
		/RESET 和 WDT	0	0	C	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X32	Bank 0, R32 I2CSA	位名称	SA6	SA5	SA4	SA3	SA2	SA1	SA0	IRW
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X33	Bank 0, R33 I2CDB	位名称	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X34	Bank 0, R34 I2CDAL	位名称	DA7	DA6	DA5	DA4	DA3	DA2	DA1	DA0
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X35	Bank 0, R35 I2CDAH	位名称	-	-	-	-	-	-	DA9	DA8
		上电	0	0	0	0	0	0	1	1
		/RESET 和 WDT	0	0	0	0	0	0	1	1
		从休眠/空闲中唤醒	0	0	0	0	0	0	P	P
0X36	Bank 0, R36 SPICR	位名称	CES	SPIE	SRO	SSE	SDOC	SBRS2	SBRS1	SBRS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X37	Bank 0, R37 SPIS	位名称	DORD	TD1	TD0	-	OD3	OD4	-	RBF
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	0	P	P	0	P
0X38	Bank 0, R38 SPIR	位名称	SRB7	SRB6	SRB5	SRB4	SRB3	SRB2	SRB1	SRB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X39	Bank 0, R39 SPIW	位名称	SWB7	SWB6	SWB5	SWB4	SWB3	SWB2	SWB1	SWB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X3E	Bank 0, R3E ADCR1	位名称	CKR2	CKR1	CKR0	ADRUN	ADP	ADOM	SHS1	SHS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X3F	Bank 0, R3F ADCR2	位名称	-	VPIS2	ADIM	ADCMS	VPIS1	VPIS0	VREFP	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	P	P	P	P	P	P	0
0X40	Bank 0, R40 ADISR	位名称	-	-	-	-	ADIS3	ADIS2	ADIS1	ADIS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	P	P	P	P
0X41	Bank 0, R41 ADER 1	位名称	ADE7	ADE6	ADE5	ADE4	ADE3	ADE2	ADE1	ADE0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X43	Bank 0, R43 ADDL	位名称	ADD7	ADD6	ADD5	ADD4	ADD3	ADD2	ADD1	ADD0
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X44	Bank 0, R44 ADDH	位名称	ADD15	ADD14	ADD13	ADD12	ADD11	ADD10	ADD9	ADD8
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X45	Bank 0, R45 ADCVL	位名称	ADCD7	ADCD6	ADCD5	ADCD4	ADCD3	ADCD2	ADCD1	ADCD0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X46	Bank 0, R46 ADCVH	位名称	ADCD15	ADCD14	ADCD13	ADCD12	ADCD11	ADCD10	ADCD9	ADCD8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P



地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X05	Bank 1, R5 IOCR8	位名称	IOC87	IOC86	IOC85	IOC84	IOC83	IOC82	IOC81	IOC80
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X06	Bank 1, R6 IOCR9	位名称	IOC97	IOC96	IOC95	IOC94	IOC93	IOC92	IOC91	IOC90
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X07	Bank 1, R7 IOCRA	位名称	-	-	-	-	-	-	IOCA1	IOCA0
		上电	0	0	0	0	0	0	1	1
		/RESET 和 WDT	0	0	0	0	0	0	1	1
		从休眠/空闲中唤醒	0	0	0	0	0	0	P	P
0X08	Bank 1, R8 P5PHCR	位名称	PH57	PH56	PH55	PH54	PH53	PH52	PH51	PH50
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X09	Bank 1, R9 P6PHCR	位名称	PH67	PH66	PH65	PH64	PH63	PH62	PH61	PH60
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X0A	Bank 1, RA P789APHCR	位名称	-	PALPH	P9HPH	P9LPH	P8HPH	P8LPH	P7HPH	P7LPH
		上电	0	1	1	1	1	1	1	1
		/RESET 和 WDT	0	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	0	P	P	P	P	P	P	P
0X0B	Bank 1, RB P5PLCR	位名称	PL57	PL56	PL55	PL54	PL53	PL52	PL51	PL50
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X0C	Bank 1, RC P6PLCR	位名称	PL67	PL66	PL65	PL64	PL63	PL62	PL61	PL60
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X0D	Bank 1, RD P789APLCR	位名称	-	PALPL	P9HPL	P9LPL	P8HPL	P8LPL	P7HPL	P7LPL
		上电	0	1	1	1	1	1	1	1
		/RESET 和 WDT	0	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	0	P	P	P	P	P	P	P
0X0E	Bank 1, RE P5HDSCR	位名称	H57	H56	H55	H54	H53	H52	H51	H50
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X0F	Bank 1, RF P6HDSCR	位名称	H67	H66	H65	H64	H63	H62	H61	H60
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X10	Bank 1, R10 P789AHDSC R	位名称	-	PALHDS	P9HHDS	P9LHDS	P8HHDS	P8LHDS	P7HHDS	P7LHDS
		上电	0	1	1	1	1	1	1	1
		/RESET 和 WDT	0	1	1	1	1	1	1	1
		从休眠/空闲中唤醒	0	P	P	P	P	P	P	P
0X11	Bank 1, R11 P5ODCR	位名称	OD57	OD56	OD55	OD54	OD53	OD52	OD51	OD50
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X12	Bank 1, R12 P6ODCR	位名称	OD67	OD66	OD65	OD64	OD63	OD62	OD61	OD60
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P



地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X13	Bank 1, R13 P789AODCR	位名称	-	PALOD	P9HOD	P9LOD	P8HOD	P8LOD	P7HOD	P7LOD
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	P	P	P	P	P	P	P
0x14	Bank 1, R14 DeadTCR	位名称	-	-	-	-	DEADTP 3	DEADTP 2	DEADTP 1	DEADTP 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	P	P	P	P
0x15	Bank 1, R15 DeadTR	位名称	DEADTR 7	DEADTR 6	DEADTR 5	DEADTR 4	DEADTR 3	DEADTR 2	DEADTR 1	DEADTR 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X16	Bank 1, R16 PWMSCR	位名称	-	-	-	DEADS	-	-	PWMBS	PWMAS
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	P	0	0	P	P
0X17	Bank 1, R17 PWMA CR	位名称	PWMAE	IPWMAE	PWMAA	IPWMAA	TAEN	TAP2	TAP1	TAP0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X18	Bank 1, R18 PRDAL	位名称	PRDA7	PRDA6	PRDA5	PRDA4	PRDA3	PRDA2	PRDA1	PRDA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X19	Bank 1, R19 PRDAH	位名称	PRDA15	PRDA14	PRDA13	PRDA12	PRDA11	PRDA10	PRDA9	PRDA8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X1A	Bank 1, R1A DTAL	位名称	DTA7	DTA6	DTA5	DTA4	DTA3	DTA2	DTA1	DTA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X1B	Bank 1, R1B DTAH	位名称	DTA15	DTA14	DTA13	DTA12	DTA11	DTA10	DTA9	DTA8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X1C	Bank 1, R1C TMRAL	位名称	TMRA7	TMRA6	TMRA5	TMRA4	TMRA3	TMRA2	TMRA1	TMRA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X1D	Bank 1, R1D TMRAH	位名称	TMRA15	TMRA14	TMRA13	TMRA12	TMRA11	TMRA10	TMRA9	TMRA8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X1E	Bank 1, R1E PWMBCR	位名称	PWMBE	IPWMBE	PWMB A	IPWMB A	TBEN	TBP2	TBP1	TBP0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X1F	Bank 1, R1F PRDBL	位名称	PRDB7	PRDB6	PRDB5	PRDB4	PRDB3	PRDB2	PRDB1	PRDB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X20	Bank 1, R20 PRDBH	位名称	PRDB15	PRDB14	PRDB13	PRDB12	PRDB11	PRDB10	PRDB9	PRDB8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P



地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X21	Bank 1, R21 DTBL	位名称	DTB7	DTB6	DTB5	DTB4	DTB3	DTB2	DTB1	DTB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X22	Bank 1, R22 DTBH	位名称	DTB15	DTB14	DTB13	DTB12	DTB11	DTB10	DTB9	DTB8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X23	Bank 1, R23 TMRBL	位名称	TMRB7	TMRB6	TMRB5	TMRB4	TMRB3	TMRB2	TMRB1	TMRB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X24	Bank 1, R24 TMRBH	位名称	TMRB15	TMRB14	TMRB13	TMRB12	TMRB11	TMRB10	TMRB9	TMRB8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X40	Bank 1, R40 WCR&EECR 1	位名称	WTE	WTSSB1	WTSSB0	-	-	-	RD	WR
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	0	P	P
0X41	Bank 1, R41 EECR2	位名称	EEWE	EEDF	EEPC	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	0	0	0	0	0
0X42	Bank 1, R42 EERA	位名称	EERA7	EERA6	EERA5	EERA4	EERA3	EERA2	EERA1	EERA0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X43	Bank 1, R43 EERD	位名称	EERD7	EERD6	EERD5	EERD4	EERD3	EERD2	EERD1	EERD0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X44	Bank 1, R44 FLKR	位名称	FLK[7]	FLK[6]	FLK[5]	FLK[4]	FLK[3]	FLK[2]	FLK[1]	FLK[0]
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X45	Bank 1, R45 TBPTL	位名称	TB7	TB6	TB5	TB4	TB3	TB2	TB1	TB0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X46	Bank 1, R46 TBPTH	位名称	HLB	RDS	-	TB12	TB11	TB10	TB9	TB8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	0	P	P	P	P	P
0X47	Bank 1, R47 STKMON	位名称	STOV	-	-	-	STL3	STL2	STL1	STL0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	0	0	0	P	P	P	P
0X48	Bank 1, R48 PCH	位名称	-	-	-	PC12	PC11	PC10	PC9	PC8
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	P	P	P	P	P
0X49	Bank 1, R49 LVDCR	位名称	LVDEN	-	LVDS1	LVDS0	LVDB	-	-	-
		上电	0	0	0	0	1	0	0	0
		/RESET 和 WDT	0	0	0	0	1	0	0	0
		从休眠/空闲中唤醒	P	0	P	P	P	0	0	0

地址	Bank 名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0X4D	Bank 1, R4D TBWCR	位名称	-	-	-	-	-	-	-	IAPEN
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	0	0	0	0	P
0X4E	Bank 1, R4E TBWAL	位名称	TBWA [7]	TBWA [6]	TBWA [5]	TBWA [4]	TBWA [3]	TBWA [2]	TBWA [1]	TBWA [0]
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X4F	Bank 1, R4F TBWAH	位名称	-	-	-	TBWA [12]	TBWA [11]	TBWA [10]	TBWA [9]	TBWA [8]
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	0	0	0	P	P	P	P	P
0X47	Bank 2, R47 LOCKPR	位名称	LOCKPR [7]	LOCKPR [6]	LOCKPR [5]	LOCKPR [4]	LOCKPR [3]	LOCKPR [2]	LOCKPR [1]	LOCKPR [0]
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	P	P	P	P	P	P	P
0X48	Bank 2, R48 LOCKCR	位名称	LOCKEN	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		从休眠/空闲中唤醒	P	0	0	0	0	0	0	0

U: 未知或不在乎. P: 复位前的上一个值。 C: 与代码选项相同 t: 查阅表 6

## 6.5 中断

EM88F758N 有 18 个中断（3 个外部，15 个内部），如下所示：

中断源		使能条件	Int. 标志	Int. 向量	优先级
内部/外部	复位	-	-	0	High 0
外部	INT	ENI + EXIE0=1	EXSF0	2	1
		ENI + EXIE1=1	EXSF1		
外部	引脚更改	ENI + P5ICIE=1	P5ICSF	4	2
		ENI + P6ICIE=1	P6ICSF		
		ENI + P7ICIE=1	P7ICSF		
		ENI + P8ICIE=1	P8ICSF		
内部	TCC	ENI + TCIE=1	TCSF	6	3
内部	LVD	ENI+LVDEN & LVDIE=1	LVDSF	8	4
内部	SPI	ENI + SPIIE=1	SPISF	C	5
内部	AD	ENI + ADIE=1	ADSF	10	6
内部	TC1	ENI + TC1IE=1	TC1SF	12	7
内部	PWMPA	ENI+PWMAPIE=1	PWMA PSF	14	8
内部	PWMDA	ENI+PWMDIE=1	PWMD SF	16	9
内部	I2C 传输	ENI+ I2CTIE	I2CTS F	1A	10
内部	I2C 接收	ENI+ I2CRIE	I2CRS F	1C	11
内部	I2C STOP	ENI+ I2CSTPIE	I2CSTP SF	1E	12
内部	TC2	ENI + TC2IE=1	TC2SF	22	13
内部	PWMPB	ENI+PWMBPIE=1	PWMBP SF	24	14
内部	PWMD B	ENI+PWMBDIE=1	PWMBD SF	26	15
内部	TC3	ENI + TC3IE=1	TC3SF	28	16
内部	Watch 定时器	ENI + WTIE=1	WTSF	38	17
外部	系统保持	ENI+SHIE	SHSF	3A	18

Bank 0 R14~R19 是中断状态寄存器，用相关的标志/位记录中断请求。Bank 0 R1B~R20 是中断屏蔽寄存器。全局中断由 ENI 指令使能，并由 DISI 指令禁止。当其中一个中断（使能）发生时，将从单个地址获取下一条指令。在中断服务程序之前和中断使能之前，必须通过指令清除中断标志位以避免递归中断。

无论其屏蔽位的状态或 ENI 的执行情况如何，中断状态寄存器中的标志（ICSF 位删除除外）都会置 1。RETI 指令结束中断例程并启用全局中断（执行 ENI）。

外部中断配有数字噪声抑制电路（输入脉冲少于 4 个系统时钟时间作为噪声消除）。当外部中断（使能时）产生中断（下降沿）时，将从地址 002H 获取下一条指令。

在执行中断子程序之前，ACC，R1，R3（位 0~6）和 R4 寄存器的内容将由硬件保存。如果发生另一个中断，则 ACC，R1，R3（位 0~位 6）和 R4 将被新的中断替换。中断服务程序结束后，ACC，R1，R3（位 0~位 6）和 R4 将被推回。




图 6-10 中断输入电路图




图 6-11 中断备份图

## 6.6 A/D 转换器

R_BANK	Addr	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 0	0x3E	ADCR1	CKR2	CKR1	CKR0	ADRUN	ADP	ADOM	SHS1	SHS0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x3F	ADCR2		VPIS2	ADIM	ADCMS	VPIS1	VPIS0	VREFP	
				R/W	R/W	R/W	R/W	R/W	R/W	
Bank 0	0x40	ADISR					ADIS3	ADIS2	ADIS1	ADIS0
							R/W	R/W	R/W	R/W
Bank 0	0x41	ADER1	ADE7	ADE6	ADE5	ADE4	ADE3	ADE2	ADE1	ADE0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x43	ADDL	ADD7	ADD6	ADD5	ADD4	ADD3	ADD2	ADD1	ADD0
			R	R	R	R	R	R	R	R
Bank 0	0x44	ADDH	ADD15	ADD14	ADD13	ADD12	ADD11	ADD10	ADD9	ADD8
			R	R	R	R	R	R	R	R
Bank 0	0x45	ADCVL	ADCD7	ADCD6	ADCD5	ADCD4	ADCD3	ADCD2	ADCD1	ADCD0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x46	ADCVH	ADCD15	ADCD14	ADCD13	ADCD12	ADCD11	ADCD10	ADCD9	ADCD8
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x10	WUCR2				ADWK				
						R/W				
Bank 0	0x14	SFR1				ADSF				
						R/W				
Bank 0	0x1B	IMR1				ADIE				
						R/W				




图 6.13 AD 转换器

这是一个 12 位逐次逼近寄存器模数转换器 (SAR ADC)。SAR ADC 有两个参考电压。正参考电压可通过设置 ADCR2 中的 VREFP 和 VPIS [1:0] 位来选择内部 AVDD，内部电压源或外部输入引脚。连接到外部正参考电压比使用内部 AVDD 提供更高的精度。

### 6.6.1 ADC 数据寄存器

AD 转换完成后，结果将加载到 ADDH 和 ADDL。如果 ADIE 使能，则 ADSF 置位。

### 6.6.2 A/D 采样时间

逐次逼近型 AD 转换器的精度，线性度和速度取决于 ADC 的特性。源阻抗和内部采样阻抗直接影响样品充电和保持电容所需的时间。应用程序控制采样时间的长度以满足指定的精度。一般而言，对于模拟源阻抗的每千欧姆，程序应等待 4μs，对于低阻抗源，程序应等待至少 4μs。在 VDD = 5V 时，模拟源的最大推荐阻抗为 10KΩ。选择模拟输入通道后；必须在 AD 转换开始之前完成此采集时间。

### 6.6.3 A/D转换时间

CKR [2 : 0]根据指令周期选择转换时间 (TCT)。这使 MCU 能够以最大频率运行，而不会牺牲 AD 转换的精度。对于 EM88F758N，每位的转换时间约为 0.5 $\mu$ s。下表显示了 TCT 与最大工作频率之间的关系。

系统模式	CKR2~0	时钟率	最大系统操作频率在 1.8~2.2V	最大系统操作频率在 2.2~2.7V	最大系统操作频率在 2.7~5V
正常模式	000	F <sub>Main</sub> /16	8 MHz	-	20 MHz
	001	F <sub>Main</sub> /8	4 MHz	8 MHz	16 MHz
	010	F <sub>Main</sub> /4	2 MHz	4 MHz	8 MHz
	011	F <sub>Main</sub> /2	1 MHz	2 MHz	4 MHz
	100	F <sub>Main</sub> /64	-	-	20 MHz
	101	F <sub>Main</sub> /32	-	-	20 MHz
	110	F <sub>Main</sub> /1	500 kHz	1 MHz	2 MHz
	111	F <sub>Sub</sub>	F <sub>s</sub>	F <sub>s</sub>	F <sub>s</sub>
低速模式	xxx	F <sub>Sub</sub>	F <sub>s</sub>	F <sub>s</sub>	F <sub>s</sub>

**注意**

对于系统运行频率，必须参考表13。

### 6.6.4 ADC休眠模式下的操作

为了获得更准确的 ADC 值并降低功耗，AD 转换在睡眠模式期间保持运行。执行 SLEEP 指令时，除振荡器，TCC，TC1~3，PWMA~B 定时器和 AD 转换外，所有 MCU 操作都将停止。

AD转换视为已完成，具体取决于：

1. Bank 0-R3E寄存器的ADRUN位清“0”。
2. Bank 0-R15寄存器的ADSF位设置为“1”。
3. Bank 0-R10寄存器的ADWK位设置为“1”。从ADC转换唤醒（在休眠模式下它仍然处于运行状态）。
4. 如果Bank 0-R1B的ADIE位使能且执行“DISI”指令，则唤醒并执行下一条指令。
5. 如果Bank 0-R1B的ADIE位使能且执行“ENI”指令，则唤醒并进入中断向量。
6. 如果Bank0-R1B的ADIE位使能且执行“ENI”指令，则进入中断向量。

转换完成后，结果将输入 ADDL 和 ADDH 寄存器。如果 ADWK 已使能，则器件将被唤醒。否则，无论 ADP 位的状态如何，AD 转换都将被关闭。

### 6.6.5 编程过程/注意事项

按照以下步骤从ADC获取数据：

1. 写入Bank 0-R41 (ADER1) 寄存器的8位 (ADE [7 : 0])，定义P50~P57 (数字I/O，模拟通道) 的特性。
2. 写入Bank 0-R3E (ADCR1) 寄存器以配置AD模块：
  - a) 选择ADC输入通道(ADIS[3:0])
  - b) 定义AD转换时钟速率(CKR[2:0])
  - c) 选择ADC的VREFP输入源
  - d) 将ADP位设置为1以开始采样
3. 如果使用唤醒功能，则将ADWK位置位
4. 如果使用中断功能，则将ADIE位置位
5. 如果使用中断功能，则写入“ENI”指令
6. 将ADRUN位设置为1
7. 写“SLEP”指令或轮询。
8. 等待唤醒或ADRUN位清“0”，状态标志(ADSF)置“1”，或发生ADC中断。
9. 读取ADDL和ADDH转换数据寄存器。如果此时ADC输入通道发生变化，则ADDL和ADDH值可以清除为0。
10. 清除状态标志(ADSF)。
11. 对于下一次转换，请根据需要转到步骤1或步骤2。在下次采集开始之前至少需要两个TCT。

**注意**

为了获得准确的值，必须避免在AD转换期间I/O引脚上的任何数据转换。

### 6.6.6 检测内部VDD的编程过程

在操作中检测到VDD，如上一节所述，不同之处在于，在开始ADC转换之前，首先检测到VDD已就绪。因此在检测VDD时：

需要说明的是，在开始AD转换操作之前，必须将通道切换到1/2VDD通道，启动分压器，然后转换AD。需要注意的几点是，可以在VDD引脚电容中添加精确的转换值，或者在转换的两倍以上，取平均值或最后几个数据，以提高数据的可靠性。

请注意，通常在检测到VDD之前，不要将通道切换到1/2VDD通道，因为它一直是直流电流消耗，必须切换到另一个通道模拟多路复用器，它将被关闭电阻分压器，需要用户注意。




图 6-13 ADC 和 VDD 检测框图

## 6.7 定时器

EM88F758N 有三个定时器。定时器 2 和定时器 3 是 8 位递增计数器。定时器 1 可以作为一个 8 位递增计数器或与定时器 2 级联为一个 16 位递增计数器。如果定时器 1 用作 16 位递增计数器，则将使用定时器 2 的电路资源。此时，不能使用定时器 2。

R_BANK	地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 0	0x24	TC1CR1	TC1S	TC1RC	TC1SS1	TC1MOD	TC1FF	TC1OMS	TC1IS1	TC1IS0
			R/W	R/W	R/W	R/W	R	R/W	R/W	R/W
Bank 0	0x25	TC1CR2	TC1M2	TC1M1	TC1M0	TC1SS0	TC1CK3	TC1CK2	TC1CK1	TC1CK0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x26	TC1DA	TC1DA7	TC1DA6	TC1DA5	TC1DA4	TC1DA3	TC1DA2	TC1DA1	TC1DA0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x27	TC1DB	TC1DB7	TC1DB6	TC1DB5	TC1DB4	TC1DB3	TC1DB2	TC1DB1	TC1DB0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x28	TC2CR1	TC2S	TC2RC	TC2SS1		TC2FF	TC2OMS	TC2IS1	TC2IS0
			R/W	R/W	R/W		R	R/W	R/W	R/W
Bank 0	0x29	TC2CR2	TC2M2	TC2M1	TC2M0	TC2SS0	TC2CK3	TC2CK2	TC2CK1	TC2CK0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x2A	TC2DA	TC2DA7	TC2DA6	TC2DA5	TC2DA4	TC2DA3	TC2DA2	TC2DA1	TC2DA0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x2B	TC2DB	TC2DB7	TC2DB6	TC2DB5	TC2DB4	TC2DB3	TC2DB2	TC2DB1	TC2DB0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x2C	TC3CR1	TC3S	TC3RC	TC3SS1		TC3FF	TC3OMS	TC3IS1	TC3IS0
			R/W	R/W	R/W		R	R/W	R/W	R/W
Bank 0	0x2D	TC3CR2	TC3M2	TC3M1	TC3M0	TC3SS0	TC3CK3	TC3CK2	TC3CK1	TC3CK0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x2E	TC3DA	TC3DA7	TC3DA6	TC3DA5	TC3DA4	TC3DA3	TC3DA2	TC3DA1	TC3DA0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x2F	TC3DB	TC3DB7	TC3DB6	TC3DB5	TC3DB4	TC3DB3	TC3DB2	TC3DB1	TC3DB0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x15	SFR2						TC3DIF	TC2DIF	TC1DIF
								F	F	F
Bank 0	0x1C	IMR2						TC3DIE	TC2DIE	TC1DIE
								R/W	R/W	R/W

### 6.7.1 定时器/计数器模式




图 6-14 定时器/计数器模式

在定时器/计数器模式下，使用内部时钟或 TCx 引脚进行递增计数。当递增计数器的内容与 TCxDA 匹配时，产生中断并清除计数器。计数器清除后计数恢复。通过将 TCxRC 设置为“1”，将上升计数器的当前内容加载到 TCxDB 中。




图 6-15 定时器/计数器模式波形

### 6.7.2 窗口模式




图 6-16 窗口模式

在窗口模式下，在脉冲的上升沿执行反向操作，该脉冲是内部时钟和 TCx 引脚（窗口脉冲）的逻辑 AND。当递增计数器的内容与 TCxDA 匹配时，产生中断并清除计数器。频率（窗口脉冲）必须慢于所选的内部时钟。




图 6-17 窗口模式波形

### 6.7.3 捕捉模式




图 6-18 捕捉模式

在捕捉模式下，TCx 输入引脚的脉冲宽度，周期和占空比在此模式下测量，这是可用于解码的遥控信号。计数器由内部时钟自由运行。在 TCx 引脚的上升沿（下降沿），计数器的内容装入 TCxDA，然后计数器清零并产生中断。在 TCx 引脚的下降沿（上升沿），计数器的内容被装入 TCxDB。此时，计数器仍在计数。一旦 TCx 引脚的下一个上升沿触发，计数器的内容就会被加载到 TCxDA 中，计数器被清零并再次产生中断。如果在检测到边沿之前溢出，则将 FFH 装入 TCxDA 并产生溢出中断。在中断处理期间，可以通过检查 TCxDA 值是否为 FFH 来确定是否存在溢出。在产生中断（捕获到 TCxDA 或溢出检测）之后，暂停捕获和溢出检测，直到读出 TCxDA。




图 6-19 捕捉模式波形

### 6.7.4 可编程分频器输出模式和脉冲宽度调制模式




图 6-20 PWM/PDO 模式

### 6.7.5 PDO

在可编程分频器输出（PDO）模式下，使用内部时钟执行向上计数。将 TCxDA 的内容与向上计数器的内容进行比较。切换 F / F 输出，每次找到匹配时清除计数器。F / F 输出反相并输出到 PDO 引脚。该模式可以产生 50% 的占空脉冲输出。复位期间 PDO 引脚初始化为“0”。每次切换 PDO 输出时都会产生 TCx 中断。




图 6-21 PDO 模式波形

### 6.7.6 PWM

在脉冲宽度调制 (PWM) 输出模式下, 使用带预分频器的内部时钟执行向上计数。TCxDB 控制 PWMx 的占空比, TCxDA 控制 PWMx 的周期。只要 TCxS = 1 或者 Timerx 与 TCxDA 匹配, PWMx 引脚上的脉冲就会保持高电平, 而只要定时器与 TCxDB 匹配, 脉冲就会保持低电平。TCxFF 设置为 1 后, PWMx 的信号反转。TCx 中断由 TCxIS 生成并定义。另一方面, TCxDA 和 TCxDB 可以随时写入, 但 TCxDA 和 TCxDB 的数据仅在写入 TCxDA [0] 时被锁存。因此, PWM 的新占空比和新周期出现在最后一个周期匹配的 PWM 引脚上。




图 6-22 PWM 模式波形

### 6.7.7 蜂鸣器模式

TCx 引脚在分频后输出时钟

## 6.8 PWM

R_BANK	Addr.	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 0	0x16	SFR3					PWMBP SF	PWMBD SF	PWMAP SF	PWMAD SF
							F	F	F	F
Bank 0	0x1D	IMR3					PWMBP IE	PWMBD IE	PWMAP IE	PWMAD IE
							R/W	R/W	R/W	R/W
Bank 1	0x14	DeadT CR					DEADT BE	DEADT AE	DEADT P1	DEADT P0
							R/W	R/W	R/W	R/W
Bank 1	0x15	DeadTR	DEADTR[7:0]							
			R/W							
Bank 1	0x16	PWMS CR				DEADS			PWMS	PWMA
						R/W			R/W	R/W
Bank 1	0x17	PWMA CR	PWMAE	IPWMAE	PWMAA	IPWMAA	TAEN	TAP2	TAP1	TAP0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 1	0x18	PRDAL	PRDA[7:0]							
			R/W							
Bank 1	0x19	PRDAH							PRDA[9:8]	
										R/W
Bank 1	0x1A	DTAL	DTA[7:0]							
			R/W							
Bank 1	0x1B	DTAH							DTA[9:8]	
										R/W
Bank 1	0x1C	TMRAL	TMRA[7:0]							
			R							
Bank 1	0x1D	TMRAH							TMRA[9:8]	
										R
Bank 1	0x1E	PWMB CR	PWMBE	IPWMBE	PWMB A	IPWMB A	TBEN	TBP2	TBP1	TBP0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 1	0x1F	PRDBL	PRDB[7:0]							
			R/W							
Bank 1	0x20	PRDBH							PRDB[9:8]	
										R/W
Bank 1	0x21	DTBL	DTB[7:0]							
			R/W							
Bank 1	0x22	DTBH							DTB[9:8]	
										R/W
Bank 1	0x23	TMRBL	TMRB[7:0]							
			R							
Bank 1	0x24	TMRBH							TMRB[9:8]	
										R

### 6.8.1 综述

在PWM模式下，它可产生高达10位分辨率的PWM输出（参见功能框图）。PWM输出由一个时间周期和一个占空比组成，它使输出保持高电平。PWM的波特率是时间周期的倒数。图24~27（PWM输出时序）描述了时间周期和占空比之间的关系。




图 6-23 PWM 功能框图

PWM和/PWM（反向PWM）可单独使用或用作双PWM。单独使用时，PWM和/PWM之间的有效电平定义有些不同。

例如，设置周期和占空比（周期>占空比）， $PWMXE = 1/0$ 和 $IPWMXE = 0/1$ ， $PWMXA = 1/0$ ， $IPWMA = 1/0$ ，最后设置 $TXEN = 1$ 。下图显示PWM 根据不同的PWMXA和IPWMA 设置输出时序。




图 6-24 PWM 输出时序( $PWMXA=0$  and  $IPWMA=0$ )




图 6-25 PWM 输出时序( $PWMXA=0$  and  $IPWMA=1$ )




图 6-26 PWM 输出时序( $PWMXA=1$  and  $IPWMA=0$ )




图 6-27 PWM 输出时序(PWMXA=1 and IPWMXA=1)

### 6.8.2 递增计时器计数器(TMRX: TMRAH/TMRAL, TMRBH/TMRBL)

TMRX是带有可编程预分频器的10位时钟计数器。它们专为PWM模块设计，作为波特率时钟发生器。TMR只能是只读的。如果使用，可以通过将PWMA CR [TAEN]或PWMB CR [TBEN]设置为0来关闭它们以节省功耗。

TMRA，TMRB和内部设计无法设置。

### 6.8.3 PWM 时间周期(PRDx: PRDAL/H, PRDBL/H)

PWM周期为10位分辨率。通过写入PRDX寄存器来定义PWM时间周期。当TMRX等于PRDX时，下一个增量周期会发生以下事件：

- TMRX被清除
- PWMX引脚设置为1

**注意**

如果占空比为0，则不会设置PWM输出。

- PWMXIF引脚设置为1

以下公式描述了如何计算PWM时间周期：

$$Period = (PRDX + 1) \times \left( \frac{1}{F_{osc}} \right) \times (TMRX \text{ prescale value})$$

示例:

**PRDX = 49;            Fosc = 4 MHz;            TMRX (0, 0, 0) = 1 : 1,**

**Then**

$$Period = (49 + 1) \times \left( \frac{1}{4M} \right) \times 1 = 12.5 \mu s$$

#### **6.8.4 PWM占空比周期 (DTX: DTAH/DTAL or DTBH/DTBL)**

PWM占空比周期通过写入DTX寄存器来定义，并在TMRX清零时从DTX锁存到DLX。当DLX等于TMRX时，PWMX引脚被清零。DTX可以随时加载。但是，在DLX的当前值等于TMRX之前，它不能被锁存到DLX中。

以下公式描述了如何计算PWM占空比周期:

$$Duty\ cycle = (DTX) \times \left( \frac{1}{F_{osc}} \right) \times (TMRX\ prescale\ value)$$

示例:

**DTX = 10;            Fosc = 4 MHz;            TMRX (0, 0, 0) = 1 : 1,**

**Then**

$$Duty\ cycle = (10) \times \left( \frac{1}{4M} \right) \times 1 = 2.5 \mu s$$

#### **6.8.5 双PWM 功能**

它由一个互补PWM（即PWMX和/ PWMX）组成，一个输出PWM信号，另一个输出反相PWM信号，它可以通过编程相关控制寄存器输出你想要的任何脉冲宽度信号。

支持死区时间模式。这意味着可以控制互补PWM信号以获得一个不相交的互补PWM信号的时间间隔。

下图6-28~6-29显示了双PWM输出波形。

禁止死区时间控制（DEADTXE = 0）。设定周期和占空比周期（周期>占空比）。设置PWMXE & IPWME = 1，PWMXA = 0/1，IPWMA = 0/1，最后设置TXEN = 1。




图 6-28 双 PWMX 输出波形(DEADTXE = 0)

设置死区时间 $> 0$  (如果需要, 设置死区时间预分频器)。使能死区时间控制 (DEADTXE = 1)。设定周期和占空比周期 (周期 $>$ 占空比)。设置PWMXE和IPWME = 1, PWMXA = 0, IPWMA = 0, 最后设置TXEN = 1.对于在运行时加载新的占空比, 周期和死区时间值, 在子章节“PWM编程过程/步骤”之后进行了这样的描述。




图 6-29 双 PWMX 输出波形(DEADTXE = 1, 死区时间 $> 0$ )

**注意**

死区寄存器中的值必须小于占空比寄存器中的值, 以防止两个PWM输出上的意外行为。

## 6.9 SPI (串行外设接口)

R_Bank	地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 0	0X36	SPICR	CES	SPIE	SRO	SSE	SDOC	SBR2	SBR1	SBR0
			R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
Bank 0	0X37	SPIS	DORD	TD1	TD0		OD3	OD4		RBF
			R/W	R/W	R		R/W	R/W		R/W
Bank 0	0X38	SPIR	SRB7	SRB6	SRB5	SRB4	SRB3	SRB2	SRB1	SRB0
			R	R	R	R	R	R	R	R
Bank 0	0X39	SPIW	SWB7	SWB6	SWB5	SWB4	SWB3	SWB2	SWB1	SWB0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0X17	SFR4					SPIF			
							R/W			
Bank 0	0X1E	IMR4					SPIE			
							R/W			

### 6.9.1 概述和功能

#### 概述:

图 6-30 和 6-31 显示了 EM88F758N 如何通过 SPI 模块与其他器件通信。如果 EM88F758N 是主控制器，它通过 SCK 引脚发送时钟。一次发送和接收几个 8 位数据。但是，如果 EM88F758N 被定义为从机，则其 SCK 引脚可以编程为输入引脚。数据将继续根据时钟速率和所选边沿进行移位。您还可以设置 SPIS 位 7 (DORD) 来决定 SPI 传输顺序，SPICR 位 3 (SDOC) 在串行数据输出状态和 SPIS 位 6 (TD1)，位 5 (TD0) 决定 SDO 状态输出后控制 SDO 引脚 延迟时间。

#### 功能:

1. 在主模式或从模式下操作
2. 三线或四线全双工同步通信
3. 可编程通信波特率
4. 编程时钟极性，(Bank 0 R36 Bit 7)
5. 读取缓冲区已满的中断标志
6. SPI 传输顺序
7. 串行数据输出后 SDO 状态选择
8. SDO 状态输出延迟时间
9. SPI 握手引脚
10. 最高 8 MHz (最大) 位频率




图 6-30 SPI 主从通信




图 6-31 单主机和多从机的 SPI 配置



下面是每个模块的功能以及如何使用图 32 和 33 中所示的信号进行 SPI 通信的说明

- P86/SI: 串行数据输入
- P87/SO: 串行数据输出
- P85/SCK: 串行时钟
- P67//SS: /从选择 (选项)。在从机模式下可能需要此引脚 (/SS)
- RBF: 由缓冲区满检测器设置
- 缓冲区满检测器: 完成 8 位移位后设置为 1。
- SSE: 加载 SPIS 寄存器中的数据, 然后开始移位
- SPIS reg.: 将字节移入和移出。MSB 首先被转移。SPIR 和 SPIW 寄存器同时移位。写入数据后, SPIS 开始发送/接收。随着 8 位数据的移位完成, 接收的数据将被移至 SPIR 寄存器。然后设置 RBF (读缓冲器满) 标志和 SPISF (SPI 中断) 标志。
- SPIR reg.: 读缓冲区。8 位移位完成后, 缓冲区将更新。必须在下一次接收完成之前读取数据。当 SPIR 寄存器读取时, RBF 标志清零。
- SPIW reg.: 写缓冲区。在 8 位移位完成之前, 缓冲区将拒绝任何写入尝试。

如果通信仍在进行, SSE 位将保持为“1”。移位完成后必须清除此标志。用户可以确定下一次写入尝试是否可用。

- SBRS2~SBRS0: 编程时钟频率/速率和源。
- 时钟选择: 选择内部或外部时钟作为移位时钟。
- 边沿选择: 通过编程 CES 位选择合适的时钟边沿

### 6.9.3 SPI 信号和引脚说明

四个引脚SI，SO，SCK和/SS的详细功能如下：

#### P86/SI:

- 串行数据输入
- 接收顺序，最高有效位（MSB）优先，最低有效位（LSB）最后，
- 如果未选择，则定义为高阻抗
- 编程相同的时钟速率和时钟沿以锁存主设备和从设备
- 收到的字节将更新发送的字节
- 当SPI操作完成时，RBF将被置位
- 时序如图6-34和6-35所示.

#### P87/SO:

- 串行数据输出
- 传输顺序，最高有效位（MSB）优先，最低有效位（LSB）最后
- 编程相同的时钟速率和时钟沿以锁存主设备和从设备
- 接收到的字节将更新发送的字节
- SPI操作完成后，CES位将复位
- 时序如图6-34和6-35所示

#### P85/SCK:

- 串行时钟
- 由主设备生成
- 同步SI和SO引脚上的数据通信
- CES用于选择要通信的边沿。
- SBR0~SBR2用于确定通信的波特率
- 在从模式下，CES，SBR0，SBR1和SBR2位无效
- 时序如图6-34和6-35所示

**P67//SS:**

- 从选择; 负逻辑
- 由主设备生成, 表示从设备接收数据
- 在SCK的第一个周期出现之前变为低电平, 并保持低电平直到最后一个(第八个)周期结束
- 当/SS为高电平时, 忽略SI和SO引脚上的数据, 因为SO不再被驱动
- 时序如图6-34和6-35所示

**6.9.4 SPI 模式时序**




图 6-34 带/SS禁止的SPI模式

通过编程位 CES 选择 SCK 边沿。无论 EM88F758N 处于主/从模式且/SS 禁止, 图 6-34 所示波形均适用。但是, 图 6-35 中的波形只能在使能/SS 的从模式下实现。




图 6-35 使能 SS 的 SPI 模式

### 6.10 I2C 功能

R_BANK	地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 0	0x30	I2CCR1	Strobe/Pend	IMS	ISS	STOP	SAR_EMPTY	ACK	FULL	EMPTY
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x31	I2CCR2	I2CBF	GCEN		BBF	I2CTS1	I2CTS0		I2CEN
			R	R/W		R	R/W	R/W		R/W
Bank 0	0x32	I2CSA	SA6	SA5	SA4	SA3	SA2	SA1	SA0	IRW
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x33	I2CDB	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x34	I2CDAL	DA7	DA6	DA5	DA4	DA3	DA2	DA1	DA0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bank 0	0x35	I2CDAH							DA9	DA8
									R/W	R/W
Bank 0	0x17	SFR4						I2CSTPIF	I2CRSF	I2CTSIF
								R/W	R/W	R/W
Bank 0	0x1E	IMR4						I2CSTPIE	I2CRIE	I2CTIE
								R/W	R/W	R/W




图 6-36 I2C 框图

EM88F758N 支持双向 2 线总线，7/10 位寻址和数据传输协议。将数据发送到总线的设备被定义为发送器，而接收数据的设备被定义为接收器。总线必须由主设备控制，主设备生成串行时钟（SCL），控制总线访问并生成启动和停止条件。主设备和从设备都可以作为发送器或接收器运行，但主设备确定哪个模式被激活。

SDA 和 SCL 都是双向线路，通过上拉电阻连接到正电源电压。当总线空闲时，两条线都是 HIGH。连接到总线的设备的输出级必须具有漏极开路或开路集电极，以执行线与与功能。I2C 总线上的数据可以在标准模式下以高达 100 kbps 的速率传输，或在快速模式下以高达 400 kbps 的速率传输。

SDA 线上的数据必须在时钟的高电平周期保持稳定。只有当 SCL 线上的时钟信号为低电平时，数据线的高电平或低电平状态才会改变。

发生 I2C 中断，如下所示：

条件	主/从	传输地址	传输数据	停止
主发送器发送到从接收器	主	传输中断	传输中断	停止中断
	从	接收中断	接收中断	停止中断
主接收器读取从发送器	主	传输中断	接收中断	停止中断
	从	传输中断 t	传输中断	停止中断

在 I2C 总线的过程中，出现了独特的情况，这些情况被定义为 START(S)和 STOP(P)条件。

当 SCL 为高电平时，SDA 线上的高电平到低电平转换就是这种独特的情况。这种情况标志着 START 条件。

当 SCL 为高电平时，SDA 线上的低电平到高电平转换定义了 STOP 条件。




图 6-37 I2C 转化条件

### 6.10.1 7位从地址

主发送器发送到从接收器。传输方向不会改变。

主设备在第一个字节后立即读取从设备。在第一次确认时，主发送器变为主接收器，从接收器变为从发送器。第一次确认仍由从设备生成。STOP 条件由主设备生成，主设备先前已发送了非应答 (/A)

主发送器和主接收器之间的唯一区别是 R // W 位。如果 R // W 位为“0”，则主设备将是发送器;另一方面，主设备将是接收器。主发送器如图 6-38 所示，主接收器如图 6-39 所示。




图 6-38 主发送器中的 7 位从地址发送到从接收器




图 6-39 主接收器中的 7 位从地址读取从发送器

### 6.10.2 10位从地址：

在 10 位从地址模式下，使用 10 位寻址在 **START (S)** 或重复 **START (Sr)** 条件下的第一个字节的前七位利用保留组合 **11110XX**。第一个字节的前七位是 **11110XX** 的组合，其中最后两位 (**XX**) 是 10 位地址的两个最高有效位。如果 **R//W** 位为 “0”，则应答后的第二个字节将是 10 位从地址的 8 个地址位；换句话说，第二个字节只是从从设备到主设备的下一个传输数据。通过使用从地址寄存器 (**I2CSA**) 发送第一个字节 **11110XX**，并使用数据缓冲器 (**I2CDB**) 发送第二个字节 **XXXXXXXX**。

在 10 位从地址模式下，在图 6-40 ~图 6-44 中有几种不同的格式解释。可能的数据传输格式有：

- 主发送器使用 10 位从地址发送到从接收器。

当从设备从主设备的 **START** 位之后接收到第一个字节时，每个从设备将比较第一个字节 (**11110XX**) 的 7 位与它们自己的地址和第 8 位 **R//W**，如果 **R//W** 位为 “0”，从设备将返回确认 (**A1**)，并且可能有多个从设备返回它。然后所有从设备将继续比较第二个地址 (**XXXXXXXX**)，如果从设备匹配，那将只有一个从设备返回确认。匹配的从设备将由主设备保持寻址，直到它接收到 **STOP** 条件或重复的 **START** 条件，然后是不同的从地址。




图 6-40 主发送器使用 10 位从地址发送到从接收器

- 主接收器使用 10 位从地址读取从发送器。

直到并包括确认位 **A2**，该过程与主发送器寻址从接收器的过程相同。在确认 **A2** 之后，重复 **START** 条件 (**Sr**) 后跟 7 位从机地址 (**11110XX**) 但第 8 位 **R//W** 为 “1”，被寻址的从设备将返回确认 **A3**。如果从设备接收到重复的 **START (Sr)** 条件和第一个字节的 7 位 (**11110XX**)，则所有从设备将与它们自己的地址进行比较并测试第 8 个 **R//W**，但是没有从设备返回 确认因为 **R//W = 1**。




图 6-41 主接收器使用 10 位从地址读取从发送器

- 主设备寻址一个具有 10 位地址的从设备在同一从设备中发送和接收数据。

首先，发送器程序与“主发送器发送到具有 10 位从地址的从接收器”部分相同，然后主设备可以开始将数据发送到从设备。如果从设备已收到确认或无确认，然后重复 START (Sr) 并重复“主接收器读取从设备发送器与 10 位从设备地址”部分的过程。




图 6-42 主设备寻址具有 10 位地址的从设备在同一从设备中发送和接收数据。

- 主设备向两个或两个以上的从设备发送数据

“主发送器发送到具有 10 位从地址的从接收器”部分描述了如果主设备已完成发送，并且想要将数据发送到另一设备，如何将数据发送到从设备的过程，主设备需要寻址新的从设备，地址过程由“主设备 - 发送器发送到具有 10 位从设备地址的从设备接收器”部分描述。如果主设备想要以 7 位从地址模式发送数据并在串行传输中以 10 位从地址模式发送数据，则在 START 或重复 START 条件之后，7 位和 10 位地址可以被传输。图 6-44 显示了如何在串行传输中以 7 位和 10 位地址模式传输数据。




图 6-43 使用 10 位从地址传输的另一个设备




图 6-44 7 位和 10 位从地址模式

### 6.10.3 主模式

在发送（接收）串行数据时，I2C 的操作如下：

1. 设置 I2CTS1~0 和 ISS 位以选择 I2C 发送时钟源。
2. 设置 I2CEN 和 IMS 位以使能 I2C 主控功能。
3. 将从地址写入 I2CSA 寄存器和 IRW 位以选择读或写。
4. 设置选通位将开始发送，然后检查 I2CTS F (I2CTS F) 位。
5. 将第一个数据写入 I2CDB 寄存器，设置选通位并检查 I2CTS F (I2CRSF) 位。
6. 将第二个数据写入 I2CDB 寄存器，设置选通位，STOP 位和检查 I2CTS F (I2CRSF) 位。

### 6.10.4 从模式

在接收（发送）串行数据时，I2C 的操作如下：

1. 设置 I2CTS1~0 和 ISS 位以选择 I2C 发送时钟源。
2. 设置 I2CEN 和 IMS 位以使能 I2C 从属功能。
3. 将设备地址写入 I2CDA 寄存器
4. 检查 I2CRSF (I2CTS F) 位，读取 I2CDB 寄存器（地址），然后清除 Pend 位。
5. 检查 I2CRSF (I2CTS F) 位，读取 I2CDB 寄存器（第 1 个数据），然后清除 Pend 位。
6. 检查 I2CRSF (I2CTS F) 位，读取 I2CDB 寄存器（第 2 个数据），然后清除 Pend 位。
7. 检查 I2CSTPSF 位，结束传输。

## 6.11 增强保护

R_BANK	地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 2	0x47	LOCKPR	LOCKPR[7:0]							
			R/W							
Bank 2	0x48	LOCKCR	LOCKEN							
			R/W							

EM88F758N 支持保护功能，可防止源代码被覆盖和读取。当指令 TBRDA / TBRD / TBWR 在受保护区域执行时，它可以写入或读取所有闪存 ROM。当指令 TBRDA / TBRD / TBWR 在未受保护的区域执行时，它仅在未受保护的区域写入或读取 ROM。

### 6.11.1 增强保护编程


增强保护的操作如下:

1. 设置 LOCKEN.
2. 将 0xC5 写入 FLICKR。
3. 写入 LOCKPR 以设置保护范围.

\*指令“TBRDA / TBRD / TBWR”不能在保护区末尾写入

\* LOCKPR 的基本单位是 128 个字.

\*使用 TBWR 指令时，必须使能代码选项“TBWEN”。



## 6.12 在应用程序编程中

R_BANK	地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bank 1	0x4D	TBWCR								IAPEN
										R/W
Bank 1	0x4E	TBWAL	TBWA[7:0]							
			R/W	R/W	R/W	R	R	R	R	R
Bank 1	0x4F	TBWAH	TBWA[11:8]							
							R/W	R/W	R/W	R/W


EM88F758N 支持在应用程序编程。它将数据从 RAM 复制到 ROM 并覆盖 32 字闪存 ROM。

### 6.12.1 在应用程序编程

IAP 的运作如下:

1. 设置代码选项 Word 2 [TBWEN].
2. 将要保存在闪存中的数据移动到 RAM 中。
3. 设置 TBWAH / TBWAL 寄存器，它是关于编程地址的.
4. 通过设置使能 IAP 模式 TBWCR[IAPEN].
5. 将 0xB4 写入 FLKR 寄存器.
6. 执行 TBWR 指令，然后将数据写入 ROM.

\* IAP 的基本单元为 32 字，编程地址 bit0~4 为只读。



## 6.13 振荡器

### 6.13.1 振荡器模式

EM88F758N 可以在五种不同的振荡器模式下工作，例如内部 RC 振荡器模式（IRC）和 XTAL 振荡器模式（XT）。用户需要通过选择 OSC2~OSC0 来设置主振荡器模式，并通过选择 CODE 选项寄存器中的 FSS1~FSS0 来设置副振荡器模式，以完成整个振荡器模式设置。表 10,11 和 12 描述了如何定义这四种模式。

表 13 列出了不同 VDD 上晶体/谐振器的上限工作频率。

**表 10 主振荡器模式由 OSC 定义[2:0]**

主振荡器模式	OSC2	OSC1	OSC0
RC（内部RC振荡器模式）（默认） RCOUT（P80）用作I/O引脚	0	0	0
IRC（内部RC振荡器模式） RCOUT（P80）用作时钟输出引脚	0	0	1
HXT1（高XTAL1振荡器模式） 频率范围：12~20 MHz	0	1	0
HXT2（高XTAL2振荡器模式） Frequency range: 6~12 MHz	0	1	1
XT (XTAL 振荡器模式) 频率范围: 1~6 MHz	1	0	0
LXT1 (低XTAL1 振荡器模式) 频率范围: 100K~1MHz	1	0	1
LXT2 (低XTAL2 振荡器模式) 频率范围: 32.768kHz	1	1	0
保留	1	1	1

**表 11 副振荡器模式由 FSS1 ~ FSS0 定义**

副振荡器模式	FSS1	FSS0
LXT3 (Low XTAL3) 振荡器模式 频率范围: 32.768KHz	1	X
Fs为16KHz，Xin（P83）/ Xout（P84）引脚用作I/O（默认）	0	0
Fs为128KHz，Xin（P83）/ Xout（P84）引脚用作I/O.	0	1

**注意:** 无论FSS [1 : 0]位置什么，WDT频率始终为16KHz.

表 12 主振荡器和副振荡器模式的组合

Combination	Main Clock	Sub-clock
1	Crystal	Crystal
2	Crystal	IRC
3	IRC	Crystal
4	IRC	IRC

表 13 最大操作速度汇总

条件	VDD	F <sub>XT</sub> max.(MHz)
两个时钟的两个周期	1.8	4.0
	2.0	8.0
	3.5	16.0
	5.0	20.0

### 6.13.2 晶体振荡器/陶瓷谐振器(XTAL)

在大多数应用中，引脚OSC<sub>I</sub>和引脚OSCO可以与晶体或陶瓷谐振器连接以产生振荡，并且在下面的图中描绘了这种电路。无论是在HXT模式还是在LXT模式下，都适用。表14列出了C1和C2的推荐值。由于每个谐振器都有自己的属性，因此用户应参考其规范以获得适当的C1和C2值。串联电阻RS可能对AT条形切割晶体或低频模式有所必要。




图6-45 晶体/谐振电路

**表14 晶体振荡器或陶瓷谐振器的电容器选择指南**

振荡器类型	频率模式	频率	C1 (pF)	C2 (pF)
主振荡器 (陶瓷谐振器)	LXT1 (100K~1 MHz)	100kHz	60pF	60pF
		200kHz	60pF	60pF
		455kHz	40pF	40pF
		1.0 MHz	30pF	30pF
	XT (1M~6 MHz)	1.0 MHz	30pF	30pF
		2.0 MHz	30pF	30pF
		4.0 MHz	20pF	20pF
主振荡器 (晶体振荡器)	LXT2 (32.768kHz)	32.768kHz	40pF	40pF
	LXT1 (100K~1 MHz)	100kHz	60pF	60pF
		200kHz	60pF	60pF
		455kHz	40pF	40pF
		1.0 MHz	30pF	30pF
	XT (1M~6 MHz)	1.0 MHz	30pF	30pF
		2.0 MHz	30pF	30pF
		4.0 MHz	20pF	20pF
		6.0 MHz	30pF	30pF
	HXT2 (6M~12 MHz)	6.0 MHz	30pF	30pF
		8.0 MHz	20pF	20pF
		12.0 MHz	30pF	30pF
	HX1 (12M~20 MHz)	12.0 MHz	30pF	30pF
		16.0 MHz	20pF	20pF
		20.0 MHz	20pF	20pF
副振荡器 (晶体振荡器)	LXT3 (32.768kHz)	32.768kHz	20pF	20pF

### 6.13.3 内部RC振荡器模式

EM88F758N 提供多功能内部 RC 模式，默认频率值为 4 MHz。内部 RC 振荡器模式具有其他频率（20 MHz，16 MHz，12 MHz，8 MHz，6 MHz，1 MHz），可通过代码选项位 RCM2~RCM0 进行设置。

内部 RC 漂移率(Ta=25°C, VDD=5V±5%, VSS=0V)

内部 RC 频率	漂移率			
	温度 (-40°C~+85°C)	电压(1.8V~5.5V)	制成	总计
1 MHz	±2%	±1%	±1%	±4%
4 MHz	±2%	±1%	±1%	±4%
6 MHz	±2%	±1%	±1%	±4%
8 MHz	±2%	±1%	±1%	±4%
12 MHz	±2%	±1%	±1%	±4%
16 MHz	±2%	±1%	±1%	±4%
20 MHz	±2%	±1%	±1%	±4%

理论值仅供参考。实际值可能因实际过程而异。

## 6.14 上电注意事项

在电源保持稳定之前，不保证任何微控制器都能正常运行。EM88F758N 具有片上功率电压检测器（POVD），检测电平为 1.6V。如果 VDD 上升足够快（50ms 或更短），它将很好地工作。然而，在许多关键应用中，仍需要额外的设备来帮助解决上电问题。

## 6.15 外部上电复位电路

如图 6-46 所示的电路实现了一个外部 RC，以产生复位脉冲。脉冲宽度（时间常数）应保持足够长的时间，以使 VDD 达到最小工作电压。当电源上升时间较慢时使用该电路。由于 /RESET 引脚的漏电流约为 5 A，因此建议 R 不应大于 40K。这样，/RESET 引脚电压保持在 0.2V 以下。二极管（D）在断电时起短路作用。电容器 C 将快速充分地放电。Rin 是限流电阻，可防止高电流或 ESD（静电放电）流入引脚 /RESET。




图 6-46 外部上电复位电路

## 6.16 残留电压保护

更换电池时，设备电源（VDD）将被取消，但残留电压仍然存在。残余电压可能会低于 VDD 最小值，但不会降至零。这种情况可能导致复位电源不良。图 6-47 和图 6-48 显示了如何构建残余电压保护电路。




图 6-47 用于残余电压保护的电路 1




图 6-48 用于残余电压保护的电路 2

## 6.17 代码选项

### 6.17.1 代码选项寄存器(Word 0)

Word 0								
助记符	Bit 15	Bit 14	Bit 13	Bit 12	Bit11	Bit10	Bit9	Bit8
	-	-	IRCWUT	IODG1	IODG0	HLFS	HLP	-
1	高	高	32 clks	高	高	低速	Low PWR	高
0	低	低	8 clks	低	低	正常	高 PWR	低
默认	0	0	0	0	0	0	0	0
助记符	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
	-	RESETEN	ENWDT	NRHL	NRE	-	-	-
1	高	/RST	使能	8/fc	禁止	高		
0	低	P82	禁止	32/fc	使能	低		
默认	0	0	0	0	0	0		

**Bits 15~14:** 未使用，始终设为“0”。

**Bit 13 (IRCWUT):** IRC 预热时间(IRC 频率范围 1 MHz ~8 MHz)

0: 8 个时钟(默认)

1: 32 个时钟

CPU 模式切换	IRC 频率	CPU 开始工作前的等待时间
休眠→正常 空闲→正常	12M, 16M, 20M	WSTO + 32 个时钟(主频)
低速→正常	1M, 4M, 6M, 8M	WSTO + 8/32 个时钟(主频)
休眠→低速 空闲→低速	128kHz	WSTO + 8 个时钟(副频)

**Bits 12~11 (IODG1-IODG0):** I2C 引脚抗尖峰脉冲时间选择位。

IODG1~0	SPI 引脚抗尖峰脉冲时间	I2C 引脚抗尖峰脉冲时间	OCDS 引脚抗尖峰脉冲时间
00	典型延迟= 8ns	50ns@5V,典型(默认)	20ns@5V,典型(默认)
01	典型延迟= 15ns	100ns@5V,典型	
10	典型延迟= 25ns	150ns@5V,典型	
11	无抗尖峰脉冲	无抗尖峰脉冲	无抗尖峰脉冲

**Bit 10 (HLFS):**复位为正常或低速模式选择位

0: 发生复位时，CPU 被选为正常模式(默认)

1: 发生复位时，CPU 被选为低速模式。

**Bit 9 (HLP):** 功耗选择

0: 功耗高，适用于 4 MHz 以上的工作频率

1: 低功耗，适用于 4 MHz 或 4 MHz 以下的工作频率

**Bits 8~7:** 未使用，始终设为“0”。

**Bit 6 (RESETEN):** P82/RESET 引脚选择位

0: 禁止, P82 作为 I/O 引脚 (默认)

1: 使能, P82 作为 RESET 引脚.

**Bit 5 (ENWDT):** WDT 使能位

0: 禁止(默认)

1: 使能

**Bit 4 (NRHL):** 噪声抑制高/低脉冲定义位 (对于 INT 引脚)

0: 脉冲等于  $32 / F_c$  [s]被视为信号 (默认)

1: 脉冲 等于  $8 / F_c$  [s]被视为信号

<注意>在低 XTAL 振荡器 (LXT) 模式下，噪声抑制高/低脉冲始终为  $8 / F_m$ 。

**Bit 3 (NRE):** 噪声抑制使能位

0: 使能 (默认)。但在低速，空闲和休眠模式下，噪声抑制电路始终禁止。

1: 禁止

**Bits 2~0:** 未使用，始终设为“0”。

### 6.17.2 代码选项寄存器(Word 1)

Word 1								
	Bit 15	Bit 14	Bit 13	Bit 12	Bit11	Bit10	Bit9	Bit8
助记符	-	FSS1	FSS0	-	-	-	-	-
1	高	高	高	高	高	高	高	高
0	低	低	低	低	低	低	低	低
默认	0	0	0	0	0	0	0	0
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	-	RCM2	RCM1	RCM0	OSC2	OSC1	OSC0	RCOUT
1	高	高	高	高	高	高	高	高
0	低	低	低	低	低	低	低	低
默认	0	0	0	0	0	0	0	0

**Bit 15:** 未使用，始终设为“0”。

**Bits 14~13 (FSS1~FSS0): 副振荡器模式选择位**

副振荡器模式	FSS1	FSS0
LXT3 (低XTAL3) 振荡器模式 频率范围: 32.768kHz	1	x
Fs为16kHz, Xin (P83) / Xout (P84) 引脚用作I/O (默认)	0	0
Fs为128kHz, Xin (P83) / Xout (P84) 引脚用作I/O.	0	1

**注意:** 无论FSS位置什么, WDT频率始终为16kHz。

**Bits 12~7:** 未使用, 始终设为“0”。

**Bits 6~4 (RCM2~RCM0): IRC 频率选择.**

\*对应控制寄存器 Bank0 RE RCM2~RCM0

RCM2	RCM1	RCM0	频率(MHz)
0	0	0	4 (默认)
0	0	1	1
0	1	0	6
0	1	1	8
1	0	0	12
1	0	1	16
1	1	0	20
1	1	1	N/A

**Bits 3~1 (OSC2~OSC0): 主振荡器模式选择位.**

主振荡器模式	OSC2	OSC1	OSC0
IRC (内部RC振荡器模式) (默认) RCOUT (P80) 用作I/O引脚	0	0	0
IRC (内部RC振荡器模式) RCOUT (P80) 用作时钟输出引脚	0	0	1
HXT1 (高XTAL1振荡器模式) 频率范围: 12~20 MHz	0	1	0
HXT2 (高XTAL2振荡器模式) 频率范围: 6~12 MHz	0	1	1
XT (XTAL振荡器模式) 频率范围: 1~6 MHz	1	0	0
LXT1 (低XTAL1振荡器模式) 频率范围: 100K~1 MHz	1	0	1
LXT2 (低XTAL2振荡器模式) 频率范围: 32.768kHz	1	1	0
保留	1	1	1

**Bit 0 (RCOUT): 系统时钟输出在 IRC 模式下使能位**

**0:** RCOUT 输出指令周期时间 (默认)

**1:** RCOUT 引脚开漏

### 6.17.3 代码选项寄存器 (Word 2)

Word 2								
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
助记符	-	SHEN	-	-	BOREN	BORT2	BORT1	BORT0
1	高	禁止	高	高	禁止	高	高	高
0	低	使能	低	低	使能	低	低	低
默认	0	0	0	0	0	0	0	0
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	IRCPSS	-	-	I2COPT	-	-	-	-
1	VDD	-	-	高	-	-	-	-
0	Int. Vref	-	-	低	-	-	-	-
默认	0	0	0	0	0	0	0	0

**Bit 15:** 未使用，始终设为“0”。

**Bit 14 (SHEN):** 系统保持使能位。

0: 使能

1: 禁止

**Bits 13~12:** 未使用，始终设为“0”。

**Bit 11 (BOREN):** BOR 使能位。

0: BOR 使能(默认)

1: BOR 禁止

**Bits 10~8 (BORT2~ BORT0)**

BORT2~0	BOR 采样时间(μs)
000	NA
001	16000
010	8000
011	4000
100	2000
101	1000
110	500
111	250 (默认)

**Bit 7 (IRCPSS):** IRC 电源选择

0: 内部参考(默认)

1: VDD

**Bits 6~5:** 未使用，始终设为“0”。

**Bit 4 (I2COPT):** I2C 可选位。它用于切换 I2C 功能的引脚位置。

0: 在 P62 (SDA0) 和 P82 (SCL0) 中放置 I2C 引脚 (默认)

1: 在 P84 (SDA1) 和 P83 (SCL1) 中放置 I2C 引脚

\*对应寄存器 Bank 0 R31 I2COPT

**Bits 3~0:** 未使用，始终设为“0”。

### 6.17.4 代码选择寄存器 (Word 3)

Word 3								
助记符	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
	-	EFTIM	-	-	ADFM	-	-	-
1	高	重	高	高	高	高	高	高
0	低	轻	低	低	低	低	低	低
默认	0	0	0	0	0	0	0	0
助记符	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
	-	TBWEN	ID5	ID4	ID3	ID2	ID1	ID0
1	高	使能	用户 ID					
0	低	禁止						
默认	0	0						

**Bit 15:** 未使用，始终设为“0”。

**Bit 14 (EFTIM):** 低通滤波器（0：重，1：轻）

**0:** 通过~25 MHz（轻 LPS）（默认）

**1:** 通过~ 10 MHz（重 LPS）

**Bits 13~12:** 未使用，始终设为“0”。

**Bit 11 (ADFM):** 该位控制 AD 数据缓冲区（ADDH 和 ADDL）的格式，请参见下表

ADFM		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
12 bits	0	ADDH				ADD11	ADD10	ADD9	ADD8	
		ADDL	ADD7	ADD6	ADD5	ADD4	ADD3	ADD2	ADD1	ADD0
	1	ADDH	ADD11	ADD10	ADD9	ADD8	ADD7	ADD6	ADD5	ADD4
		ADDL					ADD3	ADD2	ADD1	ADD0

**注意:** 将硬件位设置为 0 没有用。当 ADFM = 0 且 12 位分辨率， $ADDH < 7 : 4 > = 0000$ 。

**Bits 10~7:** 未使用，始终设为“0”

**Bit 6 (TBWEN):** 表写使能位

**0:** 禁止(默认)

**1:** 使能

**Bits 5~0 (ID5~ID0):** 用户 ID 代码

## 6.18 指令集

指令集中的每条指令是一个 15 位字，分为 OP 代码和一个或多个操作数。通常，所有指令都在一个指令周期内执行（一条指令由 2 个振荡器周期组成），除非程序计数器由“MOV R2, A”，“ADD R2, A”指令或算术或逻辑指令改变在 R2 上的操作（例如“SUB R2, A”，“BS (C) R2,6”，“CLR R2”，……）。在这种情况下，执行需要两个指令周期。

如果由于某些原因，指令周期的规范不适合某些应用程序，请尝试按如下方式修改指令：

“LCALL”，“LJMP”或条件跳过（“JBS”，“JBC”，“JZ”，“JZA”，“DJZ”，“DJZA”，“SJC”，“SJNC”，“SJZ”，“被测试为真的 SJNZ”）命令在两个指令周期内执行。写入程序计数器的指令也需要两个指令周期。

此外，指令集还具有以下功能：

- (1) 可以直接设置，清除或测试任何寄存器的每个位。
- (2) I/O 寄存器可视为通用寄存器。也就是说，相同的指令可以在 I/O 寄存器上操作。

符号“R”表示寄存器指示符，指定指令将使用哪个寄存器（包括操作寄存器和通用寄存器）。“b”表示位字段指示符，其选择位于寄存器“R”中的位的值，并影响操作。“k”表示 8 或 10 位常数或字面值。

助记符	操作	状态影响
NOP	无操作	无
DAA	十进制调整A.	C
SLEP	0 → WDT, 停止振荡器	T,P
WDTC	0 → WDT	T,P
ENI	使能中断	无
DISI	禁止中断	无
RET	[堆栈顶部] → PC	无
RETI	[堆栈顶部] → PC, 使能中断	无
RESET	软件设备复位	所有寄存器 =复位值 标志* = 复位值

助记符	操作	状态影响
TBWR	表写入开始指令	无
INT k	PC+1 → [SP], k*2 → PC	无
BTG R,b	Bit Toggle R ;/(R<b>)->R<b> *Range R5~RA	无
MOV R,A	A → R	无
CLRA	0 → A	Z
CLR R	0 → R	Z
SUB A,R	R-A → A	Z,C,DC,OV,N
SUB R,A	R-A → R	Z,C,DC,OV,N
DECA R	R-1 → A	Z,C,DC,OV,N
DEC R	R-1 → R	Z,C,DC,OV,N
OR A,R	A ∨ R → A	Z,N
OR R,A	A ∨ R → R	Z,N
AND A,R	A & R → A	Z,N
AND R,A	A & R → R	Z,N
XOR A,R	A ⊕ R → A	Z,N
XOR R,A	A ⊕ R → R	Z,N
ADD A,R	A + R → A	Z,C,DC,OV,N
ADD R,A	A + R → R	Z,C,DC,OV,N
MOV A,R	R → A	Z
MOV R,R	R → R	Z
COMA R	/R → A	Z,N
COM R	/R → R	Z,N
INCA R	R+1 → A	Z,C,DC,OV,N
INC R	R+1 → R	Z,C,DC,OV,N
DJZA R	R-1 → A, 如果为零则跳过	无
DJZ R	R-1 → R, 如果为零则跳过	无
RRCA R	R(n) → A(n-1), R(0) → C, C → A(7)	C,N
RRC R	R(n) → R(n-1), R(0) → C, C → R(7)	C,N

助记符	操作	状态影响
RLCA R	$R(n) \rightarrow A(n+1)$ , $R(7) \rightarrow C$ , $C \rightarrow A(0)$	C,N
RLC R	$R(n) \rightarrow R(n+1)$ , $R(7) \rightarrow C$ , $C \rightarrow R(0)$	C,N
SWAPA R	$R(0-3) \rightarrow A(4-7)$ , $R(4-7) \rightarrow A(0-3)$	无
SWAP R	$R(0-3) \leftrightarrow R(4-7)$	无
JZA R	$R+1 \rightarrow A$ , 如果为零则跳过	无
JZ R	$R+1 \rightarrow R$ , 如果为零则跳过	无
BC R,b	$0 \rightarrow R(b)$	无<Note 2>
BS R,b	$1 \rightarrow R(b)$	无<Note 3>
JBC R,b	if $R(b)=0$ , 跳过	无
JBS R,b	if $R(b)=1$ , 跳过	无
CALL k	$PC+1 \rightarrow [SP]$ , $(Page, k) \rightarrow PC$	无
JMP k	$(Page, k) \rightarrow PC$	无
MOV A,k	$k \rightarrow A$	无
JE R	将R与ACC比较, 跳过=	无
JGE R	将R与ACC比较, 跳过>	无
JLE R	将R与ACC比较, 跳过<	无
OR A,k	$A \vee k \rightarrow A$	无, N
JE k	将K与ACC比较, 跳过=	无
TBRDA R	$ROM[(TABPTR)] \rightarrow R, A$ $A \leftarrow$ 程序代码(低字节) $R \leftarrow$ 程序代码(高字节)	无
AND A,k	$A \& k \rightarrow A$	Z,N
SJC k	如果进位, 跳到K. *Range [Address+127--128]	无
SJNC k	如果不进位, 跳到K. *Range [Address+127--128]	无
SJZ k	如果为零则跳至K. *Range [Address+127--128]	无
XOR A,k	$A \oplus k \rightarrow A$	Z, N

助记符	操作	状态影响
SJNZ k	如果不为零，则跳转到K。 *Range [Address+127~-128]	None
RRA R	$R(n) \rightarrow A(n-1)$ , $R(0) \rightarrow A(7)$	N
RR R	$R(n) \rightarrow R(n-1)$ , $R(0) \rightarrow R(7)$	N
RETL k	$k \rightarrow A$ , [堆栈顶部] $\rightarrow PC$	None
XCH R	$R \leftrightarrow A$	None
RLA R	$R(n) \rightarrow A(n+1)$ , $R(7) \rightarrow A(0)$	N
RL R	$R(n) \rightarrow R(n+1)$ , $R(7) \rightarrow R(0)$	N
SUB A,k	$k-A \rightarrow A$	Z, C, DC, OV, N
SUBB A,R	$R-A/C \rightarrow A$	Z, C, DC, OV, N
SUBB R,A	$R-A/C \rightarrow R$	Z, C, DC, OV, N
SBANK k	$K \rightarrow R1(5:4)$	None
GBANK k	$K \rightarrow R1(1:0)$	None
LCALL k	下一条指令: $k \text{ kkkk kkkk kkkk}$ $PC+1 \rightarrow [SP]$ , $k \rightarrow PC$	None
LJMP k	下一条指令: $k \text{ kkkk kkkk kkkk}$ $K \rightarrow PC$	None
TBRD R	$ROM[(TABPTR)] \rightarrow R$ $R \leftarrow \text{Bit 7~Bit 0 (HLB = 0)}$ $R \leftarrow \text{Bit 15~Bit 8 (HLB = 1)}$	None
ADD A,k	$k+A \rightarrow A$	Z, C, DC, OV, N
NEG R	2的补码, $/R + 1 \rightarrow R$	Z, C, DC, OV, N
ADC A,R	$A+R+C \rightarrow A$	Z, C, DC, OV, N
ADC R,A	$A+R+C \rightarrow R$	Z, C, DC, OV, N

## 7 绝对最大额定值

项目	额定值		
储存温度	-65°C	to	150°C
输入电压	Vss-0.3V	to	Vdd+0.5V
输出电压	Vss-0.3V	to	Vdd+0.5V
工作电压	1.8V to 5.5V (0°C to 85°C)		
	2.0V to 5.5V (-40°C to 85°C)		
工作频率	DC	to	20 MHz

## 8 DC 电气特性

VDD=5.0V, VSS=0V, Ta=25°C

符号	参数	条件	最小值	典型值	最大值	单位
Fxt	XTAL: VDD to 3V	两个时钟的两个周期	DC	16	-	MHz
	XTAL: VDD to 5V		DC	20	-	MHz
	IRC: VDD to 5V	4 MHz, 1 MHz, 6MHz, 8MHz, 16 MHz, 20 MHz	-	F	-	Hz
IRCE	每级内部RC振荡器误差	-	-	±1	±1.5	%
IRC1	IRC:VDD to 5V	RCM2~RCM0=000	-	4	-	MHz
IRC2	IRC:VDD to 5V	RCM2~RCM0=001	-	1	-	MHz
IRC3	IRC:VDD to 5V	RCM2~RCM0=010	-	6	-	MHz
IRC4	IRC:VDD to 5V	RCM2~RCM0=011	-	8	-	MHz
IRC5	IRC:VDD to 5V	RCM2~RCM0=100	-	12	-	MHz
IRC6	IRC:VDD to 5V	RCM2~RCM0=101	-	16	-	MHz
IRC7	IRC:VDD to 5V	RCM2~RCM0=110	-	20	-	MHz
IIL	输入引脚的输入泄漏电流	VIN = VDD, VSS	-1	0	1	μA
VIH1	输入高压 (施密特触发器)	Ports 5, 6, 7, 8, 9, A	0.7VDD	-	VDD+0.3V	V
VIL1	输入低压 (施密特触发器)	Ports 5, 6, 7, 8, 9, A	-0.3V	-	0.3VDD	V
VIHT1	输入高阈值电压 (施密特触发器)	/RESET	0.7VDD	-	VDD+0.3V	V
VILT1	输入低阈值电压 (施密特触发器)	/RESET	-0.3V	-	0.3VDD	V

符号	参数	条件	最小值	典型值	最大值	单位
IOH1	输出高压 (Ports 5, 6, 7, 8, 9, A)	$VOH = VDD - 0.1VDD$	-2.2	-3.7	-	mA
	输出高压 (Ports 5, 6, 7, 8, 9, A)	$VOH = VDD - 0.3VDD$	-	-8	-	mA
IOH2	输出高压(高驱动) (Ports 5, 6, 7, 8, 9, A)	$VOH = VDD - 0.1VDD$	-6.9	-11.5	-	mA
	输出高压(高驱动) (Ports 5, 6, 7, 8, 9, A)	$VOH = VDD - 0.3VDD$	-	-24	-	mA
IOL1	输出低压 (Ports 5, 6, 7, 8, 9, A)	$VOL = GND + 0.1VDD$	12.6	21	-	mA
	输出低压 (Ports 5, 6, 7, 8, 9, A)	$VOL = GND + 0.3VDD$	-	32	-	mA
IOL2	输出低压(高灌) (Ports 5, 6, 7, 8, 9, A)	$VOL = GND + 0.1VDD$	37	54	-	mA
	输出低压(高灌) (Ports 5, 6, 7, 8, 9, A)	$VOL = GND + 0.3VDD$	-	90	-	mA
IPH	上拉电流	上拉有效, 输入引脚在VSS	-26	-51	-76	$\mu A$
IPL	下拉电流	下拉有效, 输入引脚在VDD	-	17	42	$\mu A$
ISB1	掉电电流 (休眠模式)	/ RESET = '高', Fm & Fs 关闭 所有输入和I/O引脚都在VDD上, 输出引脚悬空, WDT禁止		1	1.3	$\mu A$
ISB2	掉电电流 (休眠模式)	/ RESET = '高', Fm & Fs 关闭 所有输入和I/O引脚都在VDD上, 输出引脚悬空, WDT使能		5		$\mu A$
ISB3	掉电电流 (空闲模式)	/ RESET = '高', Fm 关闭, Fs = 128kHz (IRC型) 输出引脚悬 空, WDT禁止		7.5		$\mu A$
ISB4	掉电电流 (空闲模式)	/ RESET = '高', Fm 关闭, Fs = 128kHz (IRC型), 输出引脚 悬空, WDT使能		7.5		$\mu A$
ICC1	工作电源电流 (低速模式)	/ RESET = '高', Fm 关闭, Fs = 128kHz (IRC型), 输出引脚 悬空, WDT禁止		90		$\mu A$

符号	参数	条件	最小值	典型值	最大值	单位
ICC2	工作电源电流 (低速模式)	/ RESET ='高', Fm关闭, Fs = 128kHz (IRC型), 输出引 脚悬空, WDT使能		90		μA
ICC3	工作电源电流 (低速模式)	/ RESET ='高', Fm关, HLP = 0, Fs = 32.768KHz (晶体类型), 输出引脚悬空, WDT使能		30		μA
ICC4	工作电源电流 (正常模式)	/ RESET ='高', Fm = 4 MHz (IRC 类型), Fs开, 输出引脚悬空, WDT使能		1200		μA
ICC5	工作电源电流 (正常模式)	/ RESET ='高', Fm = 4 MHz (晶 振类型), Fs开, 输出引脚悬空, WDT使能		1500		μA
ICC6	工作电源电流 (正常模式)	/ RESET ='高', Fm = 12 MHz (IRC类型), Fs开, 输出引脚悬 空, WDT使能		3000		μA
ICC7	工作电源电流 (正常模式)	/ RESET ='高', Fm = 16 MHz (IRC类型), Fs开, 输出引脚悬 空, WDT使能		3700		μA
ICC8	工作电源电流 (正常模式)	/ RESET ='高', Fm = 16 MHz (晶 振类型), Fs开, 输出引脚悬空, WDT使能		5000		μA

**注意:** 这些参数是理论值, 尚未经过测试。这些参数仅供设计参考。

最小值, 典型值, 最大值 (“最小值”, “典型值”, “最大值”) 列中的数据基于25°C时的表征结果。

#### 数据 EEPROM 特性(VDD=1.8V to 5.5V, VSS=0V)

符号	参数	条件	最小值	典型值	最大值	单位
Tprog	擦除/写入循环时间	Vdd = 5.0V	-	2	3	ms
Treten	数据保留		-	10	-	Years
Tendu	持续时间		-	100K	-	Cycles

#### 编程闪存电气特性(VDD=1.8V to 5.5V, VSS=0V)

符号	参数	条件	最小值	典型值	最大值	单位
Tprog	擦除/写入循环时间	Vdd = 5.0V	-	2	3	ms
Treten	数据保留		-	10	-	Years
Tendu	持续时间		-	100K	-	Cycles

**A/D 转换器特性(VDD=1.8V to 5.5V, VSS=0V)**

符号	参数	条件	最小值	典型值	最大值	单位
工作范围	Vdd	For 5.5v Fs=100kHz, Fin=2kHz For 1.8v Fs=50kHz, Fin=1kHz	1.8	-	5.5	V
	V <sub>REFT</sub>		1.8	-	Vdd	V
1/2*VDD AD 输入	V <sub>1/2VDD</sub>	Vdd=5V	2.475	2.5	2.525	V
	T <sub>1/2VDD</sub>	Vdd=5V		2.8	4	us
	I <sub>1/2VDD</sub>	Vdd=5V		35	42	uA
电流消耗	I <sub>vdd</sub>	V <sub>REFT</sub> = Vdd=5.5V Fs=100kHz, Fin=2kHz	-	-	0.7	mA
	I <sub>ref</sub>		-	-	1	μA
Standby Current	I <sub>sb</sub>		-	-	0.1	μA
ZAI	ZAI		-	-	10k	Ω
SNR	SNR	V <sub>REFT</sub> = Vdd=3.3V Fs=100kHz, Fin=2kHz	70	-	-	dBc
THD	THD	V <sub>REFT</sub> = Vdd=3.3V Fs=100kHz, Fin=2kHz	-	-	-70	dBc
SNDR	SNDR	V <sub>REFT</sub> = Vdd=3.3V Fs=100kHz, Fin=2kHz	68	-	-	dBc
最差谐波	WH	V <sub>REFT</sub> = Vdd=3.3V Fs=100KHz, Fin=2kHz	-	-	-73	dBc
SFDR	SFDR	V <sub>REFT</sub> = Vdd=3.3V Fs=100kHz, Fin=2kHz	73	-	-	dBc
偏移误差	OE	V <sub>REFT</sub> = Vdd=3.3V Fs=100kHz	-	-	+/-4	LSB
增益误差	GE	V <sub>REFT</sub> = Vdd=3.3V Fs=100kHz	-	-	+/-8	LSB
DNL	DNL	V <sub>REFT</sub> = Vdd=3.3V Fs=100KHz, Fin=2kHz	-	-	+/-1	LSB
INL	INL	V <sub>REFT</sub> = Vdd=3.3V Fs=100KHz, Fin=2kHz	-	-	+/-4	LSB
转化率	Fs1	Vdd=2.7~5.5V, Fin=2kHz	100	-	-	K SPS
	Fs2	Vdd=2.2~2.7V Fin=1kHz	50	-	-	K SPS
	Fs3	Vdd=1.8~2.2V Fin=1kHz	25	-	-	K SPS
电源抑制比	PSRR	V <sub>REFT</sub> =1.8V Vdd=1.8V ~ 5.5V Fs=50kHz, Vin=0V ~ 1.8V	-	-	2	LSB

**注意:**<sup>1</sup> 这些参数是假设的 (未经测试), 仅供设计参考。

- <sup>2</sup>当ADC关闭时，除了较小的漏电流外，没有电流消耗。  
<sup>3</sup>A/D转换结果不会随着输入电压的增加而降低，并且没有丢失代码。  
<sup>4</sup>这些参数如有更改，恕不另行通知。

参考电压特性(VDD=5V, VSS=0V, Ta=25°C)

符号	参数	条件	最小值.	典型值.	最大值.	单位
VDD	电源电压	-	2.1		5.5	V
Ivdd	DC 电源电流	Vref=4V, 空载	-	120	220	μA
Tresponse	响应时间		-	50	100	μs
Vref	参考电压输出	2.0 / 2.5 / 3.0 / 4.0 Temp=-40~85°C	-3%	-	3%	V
Vdd_min	最小电源		Vref+0.1	Vref+0.2	-	V

**注意:** 这些参数是理论值，尚未经过测试。这些参数仅供设计参考。

最小值，典型值，最大值（“最小值”，“典型值”，“最大值”）列中的数据基于25°C时的表征结果。

## 9 AC 电气特性

EM88F758N (VDD=5V, VSS=0V)

符号	参数	条件	最小值.	典型值.	最大值.	单位
Dclk	输入 CLK 占空比	-	45	50	55	%
Tins	指令周期时间	晶体类型	100	-	DC	ns
		RC 类型	100	-	DC	ns
Ttcc	TCC 输入周期	-	(Tins+20)/N*	-	-	ns
Tdrh	设备复位保持时间	-	11.8	16.8	21.8	ms
Trst	/ RESET 脉冲宽度	Ta = 25°C	2000	-	-	ns
Twdt	看门狗定时器周期	Ta = 25°C	11.8	16.8	21.8	ms
Tset	输入引脚设置时间	-	-	0	-	ns
Thold	输入引脚保持时间	-	-	20	-	ns
Tdelay	输出引脚延迟时间	负载=20pF	-	50	-	ns


**注意:** 这些参数是理论值，尚未经过测试。这些参数仅供设计参考。

最小值，典型值，最大值（“最小值”，“典型值”，“最大值”）列中的数据基于25°C时的表征结果。

\* N = 选定的预分频比


## 附录

### A 编码和制造信息




For example:  
**EM88F758NL44S**  
is EM88F758N with Flash program memory, industrial grade product,  
in 44-pin LQFP 10x10mm package with SONY SS-00259 complied

### IC 标志



## 型号及含义



## B 封装类型

Flash MCU	封装类型	引脚数	封装大小
EM88F758NL44	LQFP	44	10 mm × 10 mm
EM88F758NQN40	QFN	40	5 mm × 5 mm
EM88F758NSO28	SOP	28	300mil
EM88F758NASO28	SOP	28	300mil
EM88F758NSS28	SSOP	28	209mil
EM88F758NK28	SKDIP	28	300mil
EM88F758NSO20	SOP	20	300mil


这些产品是绿色产品，不含有害物质，符合Sony SS-00259标准第三版。

Pb含量低于100ppm，符合Sony规格。

Part No.	EM88F758NxJ/xS
电镀类型	纯锡
成分(%)	Sn:100%
熔点(°C)	232°C
电阻率( $\mu$ -cm)	11.4
硬度(hv)	8~10
伸长率(%)	>50%


## C 封装信息

### C.1 EM88F758NL44




图C-1 EM88F758N 44-pin LQFP 封装类型

## C.2 EM88F758NQN40




图C-2 EM88F758N 40-pin QFN 封装类型

### C.3 EM88F758NSO28




图C-3 EM88F758N 28-pin SOP 封装类型


**C.4 EM88F758NSS28**


图C-4 EM88F758N 28-pin SSOP 封装类型

### C.5 EM88F758NK28



图C-5 EM88F758N 28-pin SKDIP 封装类型

**C.6 EM88F758NSO20**


图C-6 EM88F758N 20-pin SOP 封装类型

## D 质量保证和可靠性

测试类别	测试条件	备注
可焊性	焊料温度= 245±5°C，使用松香型焊剂直至塞子 5 秒钟	
前提	步骤 1：TCT，65°C（15 分钟）~150°C（15 分钟），10 个周期	For SMD IC (比如 SOP, QFP, SOJ, 等)
	步骤 2：受热 125°C，TD（持续时间）= 24 小时	
	步骤 3：受湿 30°C / 60%，TD（持续时间）= 192 小时	
	步骤 4： IR 流动 3 个周期 (Pkg 厚度≥ 2.5mm or Pkg 体积≥ 350 mm <sup>3</sup> ----225±5°C) (Pkg 厚度≤ 2.5 mm or Pkg 体积≤ 350 mm <sup>3</sup> ----240±5°C )	
温度周期测试	-65°C (15mins)~150°C (15min), 200 个周期	
压力锅测试	TA =121°C, RH=100%, 压力= 2 atm, TD (持续时间)= 96 hrs	
高温/高湿度测试	TA=85°C，RH=85%，TD (持续时间)=168，500 hrs	
高温储存寿命	TA=150°C, TD (持续时间)=500, 1000 hrs	
高温使用寿命	TA=125°C, VDD=最大操作电压, TD (持续时间) =168, 500, 1000 hrs	
Latch-up	TA=25°C, VDD=最大操作电压, 800mA/40V	
ESD (HBM)	TA=25°C, ≥   ± 4KV	IP_ND,OP_ND,IO_ND IP_NS,OP_NS,IO_NS
ESD (MM)	TA=25°C, ≥   ± 400V	IP_PD,OP_PD,IO_PD, IP_PS,OP_PS,IO_PS, VDD-VSS(+), VDD_VSS(-) 模式

### D.1 地址陷阱检测

地址陷阱检测是MCU嵌入式故障安全功能之一，用于检测由噪声等引起的MCU故障。每当MCU尝试从ROM的某一部分获取指令时，内部恢复电路就会自动启动。如果检测到噪声引起的地址错误，MCU将重复执行程序，直到消除噪声。然后MCU将继续执行下一个程序。

## E EM88F758N Program 引脚列表

UWTR用于编程EM88F758N IC。使用表E-1选择UWTR连接器。该软件由EM88F758N选择。

UWTR-ADP		UWTR-ADP106	UWTR-ADP107	UWTR-ADP109				UWTR-ADP109A
程序引脚名称	IC 引脚名称	LQFP-44 引脚数	QFN-40 引脚数	SOP-28 引脚数	SSOP-28 引脚数	SKDIP-28 引脚数	SOP-20 引脚数	ASOP-28 引脚数
2W_SCL	P64	9	9	11	11	11	7	11
2W_SDA	P63	10	10	12	12	12	8	12
VDD	VDD	32	30	24	24	24	20	24
VSS	VSS	41	39	5	5	5	1	1

表E-1 EM88F758N 程序引脚列表

